generics - 如何使用 Modelsim 在编译时定义泛型值？-6ren

generics - 如何使用 Modelsim 在编译时定义泛型值？

转载作者：行者123 更新时间：2023-12-05 06:44:21

24

4

是否可以使用 Modelsim 在编译时定义一个 generic 值？

我需要编译一个包含 generate 语句的文件，这些语句根据我的 generic bool 值关闭和打开。

我没有成功尝试以下编译语句，其中 is_primary 是 bool 变量名称:

vcom -work work -is_primary=true file_name.vhd

我找到了类似的模拟语法 (vsim)，但我没有找到为 vcom 定义 generic 的方法。有什么建议吗？

最佳答案

泛型只是通过泛型列表传递到实体中的常量。您不会编译一个顶层，然后编译另一个顶层，您编译一个顶层，然后编译带有两个实例的测试平台。您将一个连接到 true，另一个连接到 false。完成。

U0:实体顶层通用 map (is_primary => true) 端口映射(在此处插入端口)；

U1:实体顶层通用 map (is_primary => false) 端口映射(在此处插入端口)；

在你的层次结构中，但是在详细说明之前你不能检查你的泛型。运行你的 sim 1 ps 然后去检查它们。

关于generics - 如何使用 Modelsim 在编译时定义泛型值？，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/29658466/

24

4

0

文章推荐： r - 多个用户可以同时访问一个开源的 Shiny Server 吗？

文章推荐： python - 对于没有参数的情况，str.split 是如何实现的

modelsim - Altera Quartus 谎称未安装 Modelsim
在 Fedora 22 64 位中安装了带有 Modelsim 的 Quartus 13.0。在 32 位中运行 Quartus，因为否则我会遇到很多很多问题。不过，我可以启动 Quartus、创建项
modelsim - 有没有办法通过 TCL API 在 ModelSim 中切换叶子名称？
我正在寻找一种在 GUI 模式下在 ModelSim View 中切换网络叶名称的方法。换句话说，相当于按“切换叶名称全名”按钮: 我知道添加短名称的方法。例如，我一直在使用这样的代码: add
system-verilog - 读取总线信号的问题。与我的 Modelsim DE 10.2c 和 10.4 进行比较。 EDAplayground Modelsim 10.1d 有不同的结果
您好，所有使用 Mentor Graphic Modelsim 工具的 SystemVerilog 专家。我正在编写一个监控任务来处理一个简单的 PCI 单字写/读总线事件。出于某种原因，EDApl
modelsim - 如何打开Modelsim项目文件
我可以通过执行"file"->“最近的项目”来打开 Modelsim 项目文件。但是我不知道有任何其他方式来打开项目。如果我使用"file"->“打开”，它只会打开单个文件，而不是项目。如何打开项目？
vhdl - ModelSim 不编译重载函数和未定义范围类型
我正在运行 ModelSim 10.3d，并且我在一个包中包含以下代码: package core_params_types is type array_1d_logic is array (
verilog modelsim fpga
对不起，新手问题。我正在尝试了解 FPGA 编程。在我在 FPGA 板上花费 1000 美元之前: 如果我只想学习 Verilog，我可以完全在 Modelsim 中运行它吗？ (我意识到有一些时
Verilog 运行时错误和 ModelSim
我在使用 ModelSim Student Edition 10.2c 运行 Verilog 项目时遇到问题。一切都没有错误地编译，但是我在运行时收到以下错误: # vsim -gui work.te
signals - Modelsim 信号声明问题
使用 Modelsim，我想测试一个代码，但一个信号始终未初始化。这里有一段代码用来解释 Modelsim 的问题: -- Signal Declaration signal shifter
message - ModelSim 消息查看器为空
我目前正在使用 Modelsim 10.1 和 ISE 13.4 并运行一个非常简单的测试平台。所有代码都是VHDL。前几天我在使用 VHDL 的 assert 语句时遇到了麻烦:错误和警告被输出到
generics - 如何使用 Modelsim 在编译时定义泛型值？
是否可以使用 Modelsim 在编译时定义一个 generic 值？我需要编译一个包含 generate 语句的文件，这些语句根据我的 generic bool 值关闭和打开。我没有成功尝试以下
vhdl - 将 Modelsim 仿真时间作为字符串变量获取？
我知道什么时候使用 report和 severity Modelsim 将仿真时刻显示为发送到控制台的消息的一部分。无论如何，是否可以将这个时间瞬间“获取”为字符串变量，以便我可以用这个“时间”字符串
vhdl - 有没有办法将 modelsim 模拟中的信号值打印到文件中？
我需要获取几个信号的值，以便根据仿真检查它们(仿真是在 Matlab 中进行的)。有很多值，我想将它们放入一个文件中，以便我可以在脚本中运行它并避免手动复制这些值。有没有办法自动将多个信号的值打印到
vhdl - 在哪里可以找到 ModelSim 错误代码的明确列表？
我正在通过 ModelSim 运行一些 VHDL。每个错误和警告都有自己的错误代码(例如:(vcom-1292) Slice range direction "downto" specified in
syntax-error - ModelSim Verilog编译器错误
我在verilog中做了一个低通滤波器。我也为此做了一个测试台。主要的Verilog代码似乎已编译，没有任何错误。但是，当我尝试编译测试平台时，遇到一个无法解决的错误。如果有人可以帮助我，我将不胜感激
verilog - 配置 ModelSim 模拟以显示文本
我可以进行 ModelSim 模拟以在信号上显示文本(而不是数值)吗？我有几个状态机状态， localparam S_IDLE = 2'b00; localparam S_START = 2'b01
linux - ModelSim-Altera 错误
我正在使用 Ubuntu Linux 14.04 LTS 和 Altera Quartus 15.0 网络版，由于许可错误，我很难模拟我的设计。我正在为 VEEK-MT 设计一个 LCD_driver
ubuntu - Ubuntu 上的 ModelSim
我刚刚在 Ubuntu 16.04.1 上安装了最新版本的 ModelSim。但是我无法使用此命令启动软件 ./vsim。它总是说 bash: ./vsim: No such file or dire
vhdl - 为什么我不能在常量声明中调用在 ModelSim 同一个包中定义的函数？
我有一个 VHDL 包，它定义了一个函数(前向声明)和一个常量。常量的值由该函数计算，其主体位于包体中。截至目前，ModelSim/QuestaSim 是唯一不喜欢此代码的工具。它需要 2 个包，所
verilog - 如何使用 ModelSim 查看波形中定点数的实际值？ (系统Verilog)
我在代码中使用带符号的定点数。为了更容易验证这些值，我想看看它们在波形中代表的实数。例如，假设: // 1bit signal, 4bits integer, 4bits fraction
vhdl - 调试 VHDL Modelsim 中的迭代限制错误
我正在为 Modelsim 上的 d 触发器编写 VHDL 代码，当我尝试对其进行仿真时出现错误: Error: (vsim-3601) Iteration limit reached at time

首页

博学

6Ren·AI

商城

generics - 如何使用 Modelsim 在编译时定义泛型值？