- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
我正在尝试使用 pocl为 RISCV64 交叉编译 OpenCL 程序。此链接的幻灯片 18:https://riscv.org/wp-content/uploads/2015/01/riscv-software-toolchain-workshop-jan2015.pdf似乎暗示可以为 RISCV 后端生成标量代码。我正在使用 pocl-0.8(基于 llvm 3.3,因为这是 riscv-llvm 后端的稳定版本)。
我按如下方式运行配置命令:
./configure CC=/path/to/riscv/bin/riscv64-unknown-elf-gcc CXX=/path/to/riscv/bin/riscv64-unknown-elf-g++ --host=riscv64-unknown-elf
我收到以下错误:
configure: error: unable to find the libtool dl library (usually libltdl-dev)
如果我为我的 native 系统 (x86_64) 配置 pocl,我不会收到任何错误。所以,我猜我需要上面错误消息中提到的库的 RISCV 变体,但我不确定该怎么做。我将不胜感激任何帮助。谢谢!
最佳答案
你想在 RISC-V 系统上运行 pocl 生成 RISC-V 代码还是在主机 x64 系统上运行它来生成 RISC-V?
你的配置命令
./configure CC=riscv64-unknown-elf-gcc CXX=riscv64-unknown-elf-g++ --host=riscv64-unknown-elf
用于在 RISC-V 上编译 native pocl,这很困难(您需要完整的跨环境和 RISC-V objective-c pu/模拟器/带有 linux、libc 和许多数据包的板)。即使如此,它也是不正确的,因为您的主机(开始编译 pocl 的机器)不是 riscv,而是 x64(使用 --target
在配置中设置目标架构)。
但是如果你想在 x64 上运行 pocl,不要在 ./configure
中设置 CC 和 CXX,host 和 target run 以获得原生 x64 pocl。 llvm 将拥有所有后端,并允许您在 x64 上启动 pocl 时生成 RISC-V 代码。
关于configure - 为 RISCV 配置 pocl,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/41204224/
我正在寻求有关我尝试添加到 riscv 的扩展的帮助. 全局设置 我的工作基线是 riscv-tools repo 的克隆,包含常用工具,其中包括: riscv-fesvr riscv-gnu-工具链
我想构建 gdbserver 以在 RISCV 平台上运行并允许从 Linux 开发机器进行串行连接。 我尝试构建各种存储库,例如riscv-binutils-gdb 我通过 git 从 GitHUB
我已经在我的 ubuntu 机器上克隆并构建了 riscv-tools 存储库。 Hello world 程序运行良好。 现在,我正在尝试将应用程序从 X86 目标移植到 riscv (RV32IM)
我在 spike 上运行简单的 C 和汇编程序(这工作正常)。我无法运行尖峰 Debug模式。尽管我尝试调试不同的程序,但我总是得到相同的输出。我正在使用 riscv64-unknown-elf-gc
我必须将一组 C++ 文件编译成 RISC-V 代码 (RV32IM)。我正在使用 riscv-gnu-toolchain 并使用以下 CMakeLists.txt 文件进行编译 cmake_mini
我现在正在 logisim 的帮助下构建一个简单的 risc-v 处理器。关于I型指令: 我知道指令定义如下: [0:6] => 操作码(确定 ALU 需要计算什么) [7:11] => rd(存储答
加载和存储指令对编码有相同的要求:两个寄存器和一个 12 位立即数。然而,存储指令(sb、sh、sw)具有称为 S 型的专用格式,而加载指令使用与 addi 指令相同的 I 型格式。 我不明白为什么加
时钟门控对于降低功耗很重要。我们如何在 Chisel 中指定时钟门控? 时钟门控是逻辑信号确定特定寄存器的时钟是否被触发的地方。当逻辑信号无效时,时钟保持稳定不变。只有当使能有效时,时钟信号才会切换,
我试图了解现代CPU的工作原理。我专注于RISC-V。分支的类型很少: BEQ BNE BLT BGE BLTU BGEU 我使用venus模拟器对此进行了测试,并且我也尝试对其进行模拟,到目前为止,
RISC-V的Berkeley实现称为“Rocket Chip”,它是用称为Chisel的硬件语言编写的。 Chisel是面向对象的,我们团队中的人们很难学会有效地修改Rocket Chip代码。 我
我克隆了 riscv-tools 存储库(master 分支)并遵循了构建过程。一切顺利。 然后我尝试为 RV32IM 指令集编译 hello world 程序,这样做: riscv64-unknow
目前我正在了解具有三个扩展I、M和C扩展的RISC-V(ISA)指令集架构。我几乎已经理解了I、M和C扩展的所有指令,但我还没有找到jumps和branches指令是如何工作的当两个不同的计数器出现时
我正在尝试将UART回送程序转换为相应的十六进制代码。命令 riscv32-unknown-elf-gcc test.c -march=rv32im riscv32-unknown-elf-gcc -
我知道关于 Chisel3 的 <> 和 := 运算符的支持/含义/使用存在一些争论,用于批量连接信号组。 有人可以提供或为我提供一个很好的引用: 每个人具体做什么 我什么时候应该使用一个而不是另一个
我正在检查使用以下命令编译的 C 文件的 objdump: riscv64-unknown-elf-gcc -O0 -o maxmul.o maxmul.c riscv64-unknown-elf-o
我们已将断言添加到我们的 Chisel 代码中,但我们只希望它们发出警告,而不是停止模拟。有没有办法告诉 Chisel 这样做? 例如: 断言(x(1)=/= nxt_val(1)) 我们希望这只是给
RISC-V 当前软件权限级别未在任何 CSR 中设置。尽管如此,规范指出“尝试在没有适当权限级别的情况下访问 CSR ......引发非法指令”。那么如何实现(在硬件中)? 最佳答案 好吧,在中断上
我没有在ISA 2.0中看到任何有关IO的信息。 RISC-V IO存储器是否已映射?是否有关于如何完成IO的规范? 我可以定义自己的方法吗? TIA。 最佳答案 是的,它是内存映射的。确切的规格仍在
我正在尝试使用 pocl为 RISCV64 交叉编译 OpenCL 程序。此链接的幻灯片 18:https://riscv.org/wp-content/uploads/2015/01/riscv-s
我开始学习 riscv。我得到了 qemu-riscv、riscv-gcc 并编译了下一个 hello world asm 程序: .section .text .globl _start _star
我是一名优秀的程序员,十分优秀!