vhdl - 在 '.all' 子句中使用 'use' 有什么缺点吗？

Question

如标题所说，您为什么不总是使用“mylib.mypkg.all”？在一些代码中，我看到了类似的东西:

use mylib.mypkg.func1;
use mylib.mypkg.func2;

当我认为我可以做的时候:

use mylib.mypkg.all

除了明确之外，只选择某些功能或组件是否有优势或目的？

我是 VHDL 的新手，“use”对我来说似乎与 C 中的“#include”非常相似，所以如果这是一种糟糕的思维方式，请纠正我。

我已经在网上搜索了其他问题和其他地方，但我似乎找不到任何不应该总是使用“.all”的理由。

Answer 1

在 use 子句上使用 .all 将使该包中的所有内容可见。这可能没问题。

但是作为一名挑选设计的工程师，想象一下当我看到这个时我的恐惧:

use lib.pkg1.all;
use lib.pkg2.all;
use lib.pkg3.all;
use lib.pkg4.all;
use lib.pkg5.all;
use lib.pkg6.all;
use lib.pkg7.all;
...and so on

然后看这个:

if some_sig = some_constant_from_a_package then

跟踪来自哪个包的内容，然后我需要修改哪个包，这非常令人困惑，我最终不断地使用搜索来查找某些常量的实际定义位置。

幸运的是，VHDL 允许直接引用，让每个人的生活都变得更轻松。所以你可以这样做:

if some_sig = lib.pkg4.some_constant then

它使跟踪所有内容变得更加容易。但有时它更容易做一个.all include。某些运算符是为所有类型隐式定义的。这可能会导致有趣且令人困惑的错误

use lib.pkg.some_type;

signal a,b : some_type;

...

if a = b then

在这里，你会得到一个错误，因为没有包含使用类型隐式声明的 "=" 函数，因此编译器看不到该函数。您将需要使用 .all 使用，导入“=”函数:

use lib.pkg."=";

或直接引用:

if a lib.pkg."=" b then

还有最后一个问题——隐形。如果两个包声明了具有相同名称的项目并且您包含了这两个包，则编译器不知道您指的是哪一个并将它们都设为不可见。最常见的方法是使用以下内容:

use ieee.numeric_std.all;
use ieee.std_logic_arith.all;

这里，vhdl标准包numeric_std和非标准包std_logic_arith都定义了signed和unsigned类型。因此以下将引发语法错误:

signal a : unsigned(7 downto 0);

要解决这个问题，您需要直接引用您所指的类型:

signal a : ieee.numeric_std.unsigned(7 downto 0);
signal b : ieee.std_logic_arith.unsigned(7 downto 0);

请记住，这些类型不相同，因此不直接兼容。