- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
我正在尝试为 FPGA 编程编译 verilog 代码,我将在其中实现 VGA 应用程序。我使用 QuartusII 和 Altera。我正在尝试正确使用 readmemh 来逐个像素地获取图片。
现在,我已经使用 matlab 将图片转换为 rgb 文本。每个都有以下格式,没有别的(示例):
03 A0 15 B7 ...
目前我没有收到任何语法错误,但是我必须定义三个寄存器,每个寄存器具有 50x50 = 2500 位,并且编译速度相当慢,并且我收到“未满足时序要求”警告。
当我想使用分辨率更高的文件时(640x480 会很好,但它似乎不受限制),情况要糟糕得多。获得 200x200 像素图像需要 15 分钟,.sof 文件大约为 6MB。
没有办法将 readmemh 用于大输入吗?
这就是我所做的阅读
...
reg [7:0] mem_R[0:2499];
reg [7:0] mem_G[0:2499];
reg [7:0] mem_B[0:2499];
initial begin
...
$readmemh("menuR.txt", mem_R);
$readmemh("menuG.txt", mem_G);
$readmemh("menuB.txt", mem_B);
end
if( mem_R[total_current-127510] > 0)
begin
menu_red = 1;
end
最佳答案
首先介绍一下背景:
由于图像的大小,您很可能会遇到“未满足时序要求” - 50x50x8x3 是相当数量的存储位,如果它试图将它们存储到逻辑中而不是片上 RAM 中,则更是如此。
一个 640x480 的图像是 900 kB,所以只有最大的 FPGA 才能存储它们,即使是在片上 RAM 中——例如,最大的 Cyclone IV 只有 810 kB 的嵌入式内存。如果您打算使用这种尺寸的图像,请考虑连接片外 RAM。
您在启动时看到的镜像可能是存储在 EPCS 中的镜像 - 一个 2MB 到 16MB 的闪存,用于在启动时加载默认配置。它加载配置(就像通过 USB 编程一样)和任何片上存储器。如果您使用的是 Altera DE 系列板卡之一,则启动图像不会存储为 640x480 - 它由硬件放大到该分辨率。
另外,您提到的 15 分钟是指编译时间还是将 .sof 加载到芯片所需的时间?请注意,如果这就是您所指的,HDL 编译并非不合理。 Quartus 不仅需要编译您的 HDL,还需要确定它需要哪些逻辑元素、将它们放置在芯片上的什么位置以及如何连接它们。大型设计可能需要数小时或更长时间才能构建。
最后,对于您的问题,您可能还想查看 .mif(内存初始化文件)和/或 .hex 文件与片上/片外 RAM IP 核的结合,因为它们可能更适合您的需求。见:http://quartushelp.altera.com/14.1/master.htm#mergedProjects/reference/glossary/def_mif.htm
关于verilog $readmemh 对于 50x50 像素的 rgb 图像花费太多时间,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/30418362/
如标题所示,结构 Verilog 和行为 Verilog 之间的主要区别是什么? 最佳答案 根据 IEEE 标准,这些术语没有严格的定义。然而,习惯上,结构 是指使用模块实例来描述设计(尤其是对于较低
我正在尝试简单地转换流程图 state machine进入 Verilog代码。 但是我不知何故被以下内容困住了,因为我对 Verilog 几乎没有任何了解,所以我可能会遗漏一些东西。 状态机检测到
是否可以在 verilog 中参数化位域?本质上,我想使用参数或替代方法来定义位范围。我能想到的唯一方法是使用如下所示的`define,但似乎应该有更好的方法。 `define BITFIELD_SE
初学者在这里。我正在尝试在 Verilog 中编写一个简单的 16 位微处理器并在 Spartan 6 上实现它。 ALU 实现所有有符号操作(根本没有无符号操作)。所有输入都是连线并带有符号。结果存
我写了一些 Verilog 代码,其中部分代码如下: int i; add_bit = 1'b0; for (i = 0; i < add_len; i++)
我需要在我的 Verilog 代码中使用有理数。我寻找了任何资源,但找不到有关此问题的任何信息。如何在 Verilog 中定义有理数。 最佳答案 Verilog 有一个 real用于实数(浮点)数的数
我正在自学verilog。我正在阅读的这本书在介绍章节中指出,要执行除法,我们使用“/”运算符或“%”运算符。后面几章都说除法对于verilog来说太复杂了,不能综合,所以要进行除法就引入了很长的算法
是否可以在 Verilog 中创建 parameter 数组?例如,类似于以下内容: parameter[TOTAL-1 : 0] PARAM_ARRAY = {1, 0, 0, 2} 如果不可能,那
例如,假设我有一个 reg [7:0] myReg我给它赋值 -8'D69 我知道 Verilog 将它存储为 2 的补码,所以它应该存储为 10111011 我现在的问题是是否要对其执行操作,例如
我正在尝试编写一个用于遗传算法的适应度函数,该函数包含指数部分。那么我该如何实现这个函数( e^x ),其中 e :the base=2.7 ,x:exponent 在 verilog HDL 语言中
我在verilog中有一个语句,看起来像integer level = log(N)(其中N是一个参数,级别待确定)但我知道我无法在verilog中执行复杂的数学语句,所以我想知道是否有替代解决方案来
在 Verilog 中,您可以简单地使用模块语法创建模块。如何创建多个模块并调用另一个模块? 我的主模块有以下模块: module Lab7Part1(SW, HEX0, HEX1, HEX2, HE
在使用自上而下的方法在 verilog 中设计电路时,我可以从电路的行为开始,然后定义每个模块中的细节,以构建可综合的结构电路。但我怎么知道我的代码是否可综合呢?是否有任何指南可以遵循来支持 veri
如果我有一个 if 语句,例如: if(risingEdge && cnt == 3'b111) begin ... end 如果risingEdge不为真,它会检查cnt吗? 这在 HDL 内部
我一直在尝试构建一个模块,该模块返回(3 位)输入的二进制补码表示(第一位是符号)。我认为以下代码在概念上是正确的,但我可能遗漏了它的结构:当我尝试编译时,出现以下错误: (vlog-2110) Il
我对 HDL 语言非常陌生。我有一个关于如何对移位寄存器进行编程的问题。 (我知道我转向另一个方向)。为什么本书使用 wire[N-1:0] r_next?我的实现有什么缺点?谢谢 我的第一次尝试如下
郑重声明,我是一个十足的 Verilog 新手。我正在编写一个使用一些双向总线的模块。 inout wire [KEY_SIZE-1:0] prevKey; inout wire [TAG_SIZE-
我进行了搜索以了解 verilog 中的行为代码和数据流代码之间的区别。最后我找不到很好的例子,到处都在讲述他们所做的事情。例如: “它非常简单。名称本身就解释了它们是什么。数据流是描述程序的一种方式
在 Verilog 中,您可以简单地使用模块语法创建模块。您如何创建多个模块并从另一个模块调用一个? 我有以下模块是我的主要模块: module Lab7Part1(SW, HEX0, HEX1, H
我正在学习 verilog 分层事件队列。我对非事件事件有一点疑问。我知道它们是在当前模拟时间完成所有事件事件后执行的。但是我写了一个简单的代码来更好地理解这个概念,但我得到的结果让我感到困惑。这是我
我是一名优秀的程序员,十分优秀!