MIPS 结构性危害

Question

我正在尝试了解 MIPS 管道以及与之相关的危害。我无法想象 结构危险看起来像 MIPS 指令。

我已经读过，在这种情况下，有两个(或更多)指令
需要同时使用给定的硬件资源。而且我之前看过以时钟周期显示的示例。但是谁能提供一个简单的 MIPS 指令集示例给我看？我很难在网上找到一个。只需查看大量数据危害示例，这不是我想要的。谢谢!

Answer 1

你很难遇到这个问题，因为它通常在硬件架构中解决......

这里有两个例子:

假设在第 5 阶段 (WB) 期间对寄存器文件 (RF) 进行了写操作，并且在第 2 阶段 (ID) 上对 RF 上的同一寄存器进行了读操作。同时 .这是一种结构性风险，因为两条指令试图在同一时钟周期访问同一资源(将读取什么值？)。这可以解决(在硬件中)，例如，通过将 RF 访问分成两个时钟相位，在高电平写入和在低电平读取。此外，如果您考虑一下，结构性风险就是为什么 RF 中有单独的 2 个读端口和 1 个写端口。

假设正在从 获取一条指令内存 (第 1 阶段，IF)并对 进行另一次读/写操作。内存在第 4 阶段(MEM)。同样，在同一周期访问相同的资源。这已由 解决分离数据和指令存储器 (哈佛建筑)。这对您来说可能很明显，但您可以查找普林斯顿架构并查看统一内存的示例。

因此，如果我们以第一个示例为例:任何带有 load (lw) 命令的指令集都与在其他两条指令之后的 R 类型命令(如 add)中的寄存器相同:

lw $8, 100($9)
add $10, $11, $12
add $10, $11, $12
add $10, $8, $12

希望有帮助。