mips - Xilinx 设计的最小时钟周期随着输入的变化而不断变化-6ren

mips - Xilinx 设计的最小时钟周期随着输入的变化而不断变化

转载作者：行者123 更新时间：2023-12-05 00:55:51

我使用 VHDL 在 Xilinx 中设计了一个 MIPS 单周期处理器。抽象设计是基于Patterson和Henessy的书提供的理论。完成设计后，我运行了一些汇编代码来检查它的功能并给出了预期的结果。我的问题是设计总结报告(“.SYR”文件)中的“TIMING SUMMARY”。每次我更改存储在指令存储器(这是我的 ROM)中的汇编代码时，单周期处理器的最小时钟周期都会不断变化。不太明白是什么原因？

Timing Summary:---------------Speed Grade: -4   Minimum period: 17.561ns (Maximum Frequency: 56.945MHz)   Minimum input arrival time before clock: No path found   Maximum output required time after clock: 16.296ns   Maximum combinational path delay: No path foundTiming Detail:--------------All values displayed in nanoseconds (ns)=========================================================================Timing constraint: Default period analysis for Clock 'clk'  Clock period: 17.561ns (frequency: 56.945MHz)  Total number of paths / destination ports: 6965792 / 616-------------------------------------------------------------------------Delay:               17.561ns (Levels of Logic = 22)  Source:            MIPS_processor_unit/Datapath_comp/PC_reg/q_5_1 (FF)  Destination:       MIPS_processor_unit/Datapath_comp/RegF/memory_0_0 (FF)  Source Clock:      clk rising  Destination Clock: clk rising  Data Path: MIPS_processor_unit/Datapath_comp/PC_reg/q_5_1 to MIPS_processor_unit/Datapath_comp/RegF/memory_0_0                                Gate     Net    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)    ----------------------------------------  ------------    FDCE:C->Q             2   0.591   0.622  MIPS_processor_unit/Datapath_comp/PC_reg/q_5_1 >>(MIPS_processor_unit/Datapath_comp/PC_reg/q_5_1)     LUT2_L:I0->LO         1   0.704   0.104  Instruction_memory_unit/Mrom_Instruction_out391220_SW0 (N1361)     LUT4:I3->O            3   0.704   0.535  Instruction_memory_unit/Mrom_Instruction_out391236_SW0 (N141)     LUT4:I3->O           17   0.704   1.051  Instruction_memory_unit/Mrom_Instruction_out391236 (Instruction_tl_s)     MUXF5:S->O            2   0.739   0.526  MIPS_processor_unit/Datapath_comp/RegF/mux8_8_f5 (MIPS_processor_unit/Datapath_comp/RegF/mux8_8_f5)     LUT4:I1->O            1   0.704   0.000  MIPS_processor_unit/Datapath_comp/ALUSrc_mux/y1_F (N276)     MUXF5:I0->O           3   0.321   0.610  MIPS_processor_unit/Datapath_comp/ALUSrc_mux/y1 (MIPS_processor_unit/Datapath_comp/ALU_2nd_input_s)     LUT2:I1->O            1   0.704   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_lut (MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_lut)     MUXCY:S->O            1   0.464   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy)     MUXCY:CI->O           1   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy)     MUXCY:CI->O           1   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy)     MUXCY:CI->O           1   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy)     MUXCY:CI->O           1   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy)     MUXCY:CI->O           1   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy)     MUXCY:CI->O           0   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_cy)     XORCY:CI->O           1   0.804   0.424  MIPS_processor_unit/Datapath_comp/ALU_comp/Msub_y_sig_addsub0001_xor (MIPS_processor_unit/Datapath_comp/ALU_comp/y_sig_addsub0001)     LUT4:I3->O            1   0.704   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/y_sig_mux0000_f5_G (N237)     MUXF5:I1->O         259   0.321   1.334  MIPS_processor_unit/Datapath_comp/ALU_comp/y_sig_mux0000_f5 (Output_address_0_OBUF)     RAM32X1S:A0->O        1   1.025   0.499  Data_memory_unit/Mram_data_mem1 (N10)     LUT3:I1->O            1   0.704   0.000  inst_LPM_MUX_6 (inst_LPM_MUX_6)     MUXF5:I0->O           1   0.321   0.000  inst_LPM_MUX_4_f5 (inst_LPM_MUX_4_f5)     MUXF6:I0->O           1   0.521   0.455  inst_LPM_MUX_2_f6 (Read_data_tl_s)     LUT3:I2->O            8   0.704   0.000  MIPS_processor_unit/Datapath_comp/WB_mux/y1 (MIPS_processor_unit/Datapath_comp/write_data_s)     FDCE:D                    0.308          MIPS_processor_unit/Datapath_comp/RegF/memory_0_0    ----------------------------------------    Total                     17.561ns (11.401ns logic, 6.160ns route)                                       (64.9% logic, 35.1% route)=========================================================================

Timing Summary:---------------Speed Grade: -4   Minimum period: 13.551ns (Maximum Frequency: 73.798MHz)   Minimum input arrival time before clock: No path found   Maximum output required time after clock: 14.466ns   Maximum combinational path delay: No path foundTiming Detail:--------------All values displayed in nanoseconds (ns)=========================================================================Timing constraint: Default period analysis for Clock 'clk'  Clock period: 13.551ns (frequency: 73.798MHz)  Total number of paths / destination ports: 256927 / 278-------------------------------------------------------------------------Delay:               13.551ns (Levels of Logic = 13)  Source:            MIPS_processor_unit/Datapath_comp/PC_reg/q_6 (FF)  Destination:       MIPS_processor_unit/Datapath_comp/PC_reg/q_2 (FF)  Source Clock:      clk rising  Destination Clock: clk rising  Data Path: MIPS_processor_unit/Datapath_comp/PC_reg/q_6 to MIPS_processor_unit/Datapath_comp/PC_reg/q_2                                Gate     Net    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)    ----------------------------------------  ------------     FDCE:C->Q            71   0.591   1.354  MIPS_processor_unit/Datapath_comp/PC_reg/q_6 (MIPS_processor_unit/Datapath_comp/PC_reg/q_6)     LUT3_D:I1->O          8   0.704   0.761  Instruction_memory_unit/Mrom_Instruction_out4711110 (N91)     LUT4:I3->O           17   0.704   1.051  Instruction_memory_unit/Mrom_Instruction_out43111_2 (Instruction_memory_unit/Mrom_Instruction_out43111_1)     MUXF5:S->O            1   0.739   0.000  MIPS_processor_unit/Datapath_comp/RegF/mux3_7_f5_0 (MIPS_processor_unit/Datapath_comp/RegF/mux3_7_f51)     MUXF6:I0->O           1   0.521   0.424  MIPS_processor_unit/Datapath_comp/RegF/mux3_5_f6_0 (MIPS_processor_unit/Datapath_comp/RegF/mux3_5_f61)     LUT4:I3->O            1   0.704   0.424  MIPS_processor_unit/Datapath_comp/RegF/read_data_11 (MIPS_processor_unit/Datapath_comp/read_data_1_s)     LUT4:I3->O            1   0.704   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_lut (MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_lut)     MUXCY:S->O            1   0.464   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_cy)     MUXCY:CI->O           1   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_cy)     MUXCY:CI->O           1   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_cy)     MUXCY:CI->O           0   0.059   0.000  MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_cy (MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_cy)     XORCY:CI->O          18   0.804   1.072  MIPS_processor_unit/Datapath_comp/ALU_comp/Maddsub_y_sig_addsub0000_xor (MIPS_processor_unit/Datapath_comp/write_data_s)     LUT4_D:I3->O          5   0.704   0.637  MIPS_processor_unit/Controller_comp/PCSrc9 (MIPS_processor_unit/Controller_comp/PCSrc9)     LUT4:I3->O            1   0.704   0.000  MIPS_processor_unit/Datapath_comp/Jump_mux/y1 (MIPS_processor_unit/Datapath_comp/Next_PC_1_s)     FDCE:D                    0.308          MIPS_processor_unit/Datapath_comp/PC_reg/q_6    ----------------------------------------    Total                     13.551ns (7.828ns logic, 5.723ns route)                                       (57.8% logic, 42.2% route)=========================================================================

可以看出，我给了我的 Instruction_memory_unit 两个不同的汇编代码和单周期处理器更改的最短周期。这些是我的疑问:

1) 每次我更改汇编代码时，xilinx 是否会根据我在汇编代码中指定的指令评估关键路径？如果"is"，那么我应该如何获得设计的一般最短期限？

2) 我有 RegF 作为我的寄存器文件，它基本上是包含 MIPS 处理器的 32 个寄存器的 RAM。我无法理解的是，在这两个时序摘要中，“门延迟 + 网络延迟”是不同的。理论上，作为内存的寄存器文件不应该有固定的读取时间吗？

最佳答案

它可能会将您的 ROM 合成为门或 LUT 或 SRL16。 ...检查设备使用情况(就在 .syr 文件中的计时报告之前)以查看它是否正在为 ROM 使用 block 内存 - 它可能不是。

事实上，根据时序报告，这似乎确实是问题所在:那里有很多 LUT，但没有 BRAM 的迹象。

如果这是问题所在，请在 Xilinx 约束指南中查找“attribute ram_style=blockram”(我的拼写/语法可能略有错误)- 如果将其应用于包含 ROM 的阵列，您也许能够克服这个问题.一旦数据在内存中，时序应该更加稳定。

请注意，BlockRams 是同步的:您在一个时钟周期内提供地址，并在一个周期后获取内容。如果这不符合您的流水线模型，您将不得不重新考虑，以便让综合在 block 内存中实现 ROM。

关于mips - Xilinx 设计的最小时钟周期随着输入的变化而不断变化，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/28590168/

文章推荐： ember.js - 如何在 ember JS 应用程序中设置全局变量

文章推荐： .net - Asp.Net 身份、Web 项目和 DAL 层

文章推荐： aurelia - 我如何有条件地在 aurelia 模板中添加一个类

文章推荐： animation - JavaFX RotateTransition 无限期停止

xilinx - 纵横比在内存中意味着什么？
有谁知道内存中的纵横比是什么意思？以及 Xilinx FPGA 中的 block ram 和分布式 ram 有何不同？谢谢最佳答案 “纵横比”是指访问内存时地址位数和数据位数。例如，假设您的内存有
mips - Xilinx 设计的最小时钟周期随着输入的变化而不断变化
我使用 VHDL 在 Xilinx 中设计了一个 MIPS 单周期处理器。抽象设计是基于Patterson和Henessy的书提供的理论。完成设计后，我运行了一些汇编代码来检查它的功能并给出了预期的结
verilog - xilinx 中的位置声明变量有什么区别？
我是通过 xilinx 编写 verilog 的初学者。我了解到端口声明必须如下所示 module mealy( nReset, clk, in, out ); input n
xilinx - 有没有办法将设计参数从自定义 IP 传递到软件
我有一个带有一些设计参数的自定义 IP。它们从 IP 公开，因此我可以在块设计中使用 IP 时自定义它们。我希望能够在我的固件代码中使用这些参数。例如，当使用一个简单的 GPIO 时，在 xpa
c - Xilinx MicroBlaze 浮点兼容性
我有一个针对 MicroBlaze CPU 的“c”代码。当我在 Eclipse + GCC 或 Visual Studio 中调试代码作为 c 程序时，我得到了我想要的结果。然而，当我在目标上奔
c - 为什么程序对 Xilinx 定时器驱动程序中的只读定时器中断状态寄存器执行写访问
在 Xilinx 板的 Linux 内核版本 3.2.52 中， https://git.kernel.org/cgit/linux/kernel/git/stable/linux-stable.gi
vhdl - 通过了解 Xilinx Synthesis 报告减少延迟
我正在 Xilinx 中用 VHDL 编写 8051 指令集。编写逻辑并生成综合报告后，我看到延迟为 13.330ns(频率为 75.020 MHz)，逻辑电平 = 10。这个值非常小(频率)，我需
std - Xilinx ISE 无法使用 std_logic_1164
我在装有 Win7(64 位)的 ACER 笔记本电脑上安装了 Xilinx ISE 13.1。安装软件(WebPACK 版本)后，我创建了一个空的 VHDL 模块并运行“检查语法”。该过程失败并出
eclipse - Xilinx SDK (Eclipse) 项目命令行构建
我有一个 Xilinx SDK 工作区，其中包含: - 硬件规范(hw)； - 板级支持包 (bsp)； - C 语言应用程序。换句话说，不需要像这里描述的那样创建工作区 http://www.xi
simulator - Xilinx 仿真错误 fuse :500
我正在尝试使用 Xilinx ISim 模拟我的 VHDL 代码。当我尝试为模拟生成测试平台时，模拟器抛出以下错误: FATAL_ERROR:Simulator:Fuse.cpp:500:1.133
python - Xilinx TCL shell 在哪里发出结果？
我正在尝试围绕 Xilinx ISE TCL shell xtclsh.exe 开发一个基于 Python 的包装器。如果它有效，我将添加对 PlanAhead 或 Vivado 等其他 shell
vhdl - 如何防止 Xilinx XST 从我的设计中合并网络？
我提出并回答这个问题是为了以后能再次找到它... 我如何防止 XST 将两个逻辑上等效的网络合并为一个(这通常是节省资源的好主意，但从时序角度来看可能不是一个好主意)？我的设计有 2 个由同一个时钟
c++ - Xilinx Microblaze 结构填充/包装
我有两个结构: Struct _size1 { union{ short a; struct { char
c - Xilinx Microblaze C 和组装
我有一个用 C 编写的应用程序，用于 Xilinx Microblaze核。然而，性能并不是我想要的，所以我正在考虑重写汇编中的一些核心功能。我无法弄清楚如何让 Xilinx Platform Stu
c - XGpio_SetDataDirection，Xilinx，C 开发人员
我的问题是，这个函数 XGpio_SetDataDirection 的作用是什么，en C。例如 XGpio_SetDataDirection (&gp_out, 1, 0x00) ？最佳答案您可
vhdl - 我无法让 Xilinx uartlite IP 工作
我正在尝试使用带有 AXI4-lite 接口(interface)的 Xilinx uartlite 2.0 IP 在没有 microblaze 处理器的情况下传输字节。不幸的是，在我设置数据和有效信
verilog - 如何在 Xilinx 中从 verilog 源代码生成原理图文件
我在做什么我开始使用 Xilinx ISE 设计套件，并在 verilog 中编写了简单的算术逻辑单元。使用 Verilog Unit Under Tests 为 ISim 创建输入和输出信号，我验
scala - 如何使用 chisel3 黑盒实例化 Xilinx 差分时钟缓冲器？
我想在我的 AC701 kit 上写一个简单的 chisel3 闪烁 LED 设计(第 7 条)。但要做到这一点，我必须实例化一个时钟输入差分缓冲区。 Xilinx 提供以下 verilog 模板来执
vhdl - Xilinx ISE block ram 推理的稳健性
我对 Xilinx ISE block ram 推理的稳健性有疑问。我的机器上没有安装 xilinx ise(今天)，但我通常使用专用编码完美地推断 block rams，基本上依赖于: type
tcp - Xilinx 的 microblaze IP 堆栈问题教程
我的团队正在使用 microblaze，但我们在 ip 堆栈方面遇到了一些问题。我通常不是嵌入式程序员，但我想学习如何提供帮助。有没有关于IP栈的教程？这些是什么？它们是如何编程的？如何解决 IP

行者123

个人简介

我是一名优秀的程序员,十分优秀！

作者热门文章

滴滴打车优惠券免费领取

全站热门文章

首页

博学

6Ren·AI

商城

mips - Xilinx 设计的最小时钟周期随着输入的变化而不断变化