VHDL/Verilog : access HDMI port

Question

很难说出这里问的是什么。这个问题是模棱两可的、模糊的、不完整的、过于宽泛的或修辞的，无法以目前的形式得到合理的回答。如需帮助澄清这个问题以便重新打开它，visit the help center .




9年前关闭。




我刚买了一 block 新板。

http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS

如您所见，我在板上有两个 HDMI 输入和两个 HDMI 输出。

我想要做的是采用一个 HDMI 输入并对 1080p 信号进行一些转换。具体来说，我想让屏幕中心的像素稍微不亮，而屏幕边缘的像素更亮。然后将这个新信号输出到其中一个 HDMI 输出端口。

我真的不知道该怎么做——我对 FPGA 设计很陌生。

我是否需要获得一些 IP，或者我可以使用标准工具自己做这件事吗？我有赛灵思 ISE webpack。

任何见解都非常感谢，

Answer 1

通常有两种选择供您选择:
1) 您可以继续使用您选择的 HDL 实现您自己的 HDMI 接收器/发送器模块。但是出于您的目的，这似乎太耗时且过于矫枉过正，因为您要做的就是“更改一些像素值”。
我也不向 HDL/FPGA 领域的初学者推荐这个。
据我所知，HDMI 规范也不是免费提供的，所以这可能不是最便宜的解决方案。
2) 使用现有的 IP 核。您是否查看了digilent页面底部的“支持文档”(您的问题中的链接)？
似乎存在一个reference design哪一个 ”
接受 HDMI 输入，将输入帧缓冲到内存中，然后将缓冲区输出到另一个 HDMI 端口。 "
如果您拥有使用 EDK(嵌入式开发套件)的必要许可，此引用设计应该包含您正在寻找的内容。
但即使您想要一个纯 HDL 解决方案，查看 EDK 解决方案附带的 HDL 源文件也不会受到伤害。
EDK 的完整许可证也需要付费，但您可以从 Xilinx 获得 30 天免费评估许可证。

最后，互联网上有很多免费的 IP 内核可用，例如在 OpenCores.org .

编辑:我刚刚发现这个 Xilinx 论坛条目 Understanding DVI/HDMI and Atlys可能涵盖您面临/将要面对的一些问题。