个人中心
文章发布
退出
作者热门文章
- html - 出于某种原因，IE8 对我的 Sass 文件中继承的 html5 CSS 不友好？
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景？
24
4
我记得不久前读到过异步或同步复位在 FPGA 中实现的效率更高，因为触发器已经有了一个，但另一个需要额外的逻辑。
有谁知道这是哪条路？ Xilinx、Altera、Other..
学习的时候，我曾经给每个FSM加了一个异步清零和一个同步复位，以防万一。这有什么好处吗？
感谢您的任何反馈!
最佳答案
直接回答这个问题 - 现在大多数 FPGA 都可以在触发器中进行同步或异步复位。在添加异步清除和同步休息方面，我不确定您通过此实现了什么 - 添加设计功能所需的信号(可能包括一些触发器根本没有重置......)
一些进一步的建议...如果您使用异步复位，则在取消断言时要非常小心。如果您的设备上的这个“慢”网络存在很大偏差，您可能会发现一些触发器在与其他触发器不同的时钟周期上重置。困惑接踵而至!
为了避免这种情况，我倾向于创建一个顶层块，它接收您的外部(并且可能是非常异步的)复位信号，将其与时钟同步并将其作为同步复位提供给您想要复位的所有触发器(在该时钟域中 - 您可能需要不止一个)。然后时序分析器会告诉您设备的偏斜是否太大，您将确保一切都立即从复位中恢复。
Xilinx have a whitepaper关于这个主题，但它也同样适用于其他 FPGA。
对于某些应用程序，您可能需要对 IO 进行异步断言复位，以确保某些外部设备按您需要的方式工作 - 但仍会同步解除断言。
(PS。正如您提到的 FPGA，如果您不知道，有一个与可编程逻辑相关的堆栈交换建议，您可能会感兴趣 http://area51.stackexchange.com/proposals/20632/)
关于vhdl - FPGA 高效的 (a) 同步复位，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/4437596/
24
4
0
同时使用 VHDL-2019 IEEE 规范部分。 5.2.3.1.一般 "However, an implementation shall allow the declaration of any
我正在设计通用移位算术运算符。除了以下面介绍的方式使用 32 位多路复用器(解码器)之外，还有更好的方法来实现它吗？ ENTITY isra IS PORT ( clk: in std_lo
描述:我正在尝试编写一个具有 4 个输入和 3 个输出的 LUT(查找表)的 vhdl 模块。我希望我的 3 位输出是一个二进制数，等于输入中 1 的个数。 我的真值表: ABCD|XYZ 0000|
我想使用 vhdl 制作幂函数，其中幂是浮点数，数字是整数(将始终为“2”)。 2^ 一些浮点数。 我使用 ieee 库和(fixed_float_types.all、fixed_pkg.all 和
是否有可能有一个通用的包？ 这意味着当我实例化实体时，我提供了一些泛型，包将依赖于它。 我有一个块，我想多次使用，每次使用不同的包(即不同的参数) 我必须使用包，因为我想使用数组数组，而我只能使用包来
使用 VHDL，我希望有一些寄存器在每个寄存器中存储 16 位。 所以我发现 VHDL 有一个内置数组，我想用它在 iy 中的每个元素中存储 16 位，所以我想知道 VHDL 是否将此数组映射到实际寄
在 vhdl 中我可以定义我自己的枚举类型并创建这种类型的信号: type tp is (red,green,blue,yellow); signal sg: tp := red; 但现在我想要一个
我是 VHDL 的新手。 有一行，如下所示: constant TIME_DELTA : time := 100 ns; 这是什么字time在行吗？是不是和integer一样的数据类型?当我在互联网上
A <= 3 * B; 上面语句中的3是一个整数或自然数。如果它是自然数，如果我在那里使用负数怎么办？ VHDL 是否将其识别为整数？ 最佳答案 整数文字属于匿名预定义类型universal_inte
我为以下 vhdl 代码编写了测试平台: library ieee; USE ieee.std_logic_1164.all; ---USE ieee.std_logic_unsigned.all;
我有使用 Verilog/SystemVerilog 的经验，但我是 VHDL 新手，我试图弄清楚何时应该使用组件实例化或实体实例化。我所说的组件实例化是指在实例化实体组件之前声明实体组件的传统方式。
我一直无法理解如何在 VHDL 中取消引用指针。 我想到的是一个 C 代码，如: int a; int* ptr_a; a = 42; ptr_a=&a; *ptr_a=451;/
我为以下 vhdl 代码编写了测试平台: library ieee; USE ieee.std_logic_1164.all; ---USE ieee.std_logic_unsigned.all;
我想知道VHDL中是否定义了整数溢出。我在 2002 年规范中找不到任何内容。 作为示例(注意，这可能无法编译，它只是一个通用示例...): entity foo is port ( clk
如何组合/捆绑语句以供进一步使用和更好地处理？例如，像这样的一些赋值会在以后的例程调用中多次使用。 ADDR_PC '0'); constant OP_NOP: std
我正在编写一个 IP 核，根据用户选择的通用参数，并非所有 OUT/IN 端口都是必需的。是否可以有可选端口？我知道类似的事情应该是可能的，因为当我使用 Xilinx IP-Cores 时，根据参数，
我有一个数组: type offsets_type is array (4 downto 0) of std_logic_vector (4 downto 0); signal av : of
type有什么区别和 subtype在 VHDL 中，我应该在哪里使用它们？ 我的理解是subtype只是主要类型之一的缩小版本，例如 integer :subtype small_integer i
我试图更好地使用 VHDL protected 类型，所以我将以下测试放在一起(当然只是为了说明 - 我的实际用例要复杂得多): type prot_type1 is protected proc
首先，我想声明这是我参加的模拟考试。我知道答案是:cout = 4ns，S = 7ns。只是在寻找一点解释。提前致谢。 对于下面所示的全加器的 VHDL 实现，输出 cout 和 S 何时稳定在它们的
我是一名优秀的程序员,十分优秀！