x86 - 最新的处理器不支持SSSE3指令？

Question

Closed. This question does not meet Stack Overflow guidelines。它当前不接受答案。












想要改善这个问题吗？更新问题，以便将其作为 on-topic用于堆栈溢出。

2年前关闭。



Improve this question




是否还有不支持SSSE3指令的相关CPU(英特尔/AMD/凌动)？

没有SSSE3的最新CPU是什么？

最佳答案

最近没有SSSE3的CPU基于AMD K10 microarchitecture:

AMD Phenom II ，是推土机家族之前的最新一代K10插槽式台式机CPU。它们是从2008年到2012年生产的 。

AMD Llano APUs，于2011年6月推出。 (基于推土机的APU于2012年10月推出，IDK是最后一批Llano APU的制造/销售)。同样基于K10内核，但是报告CPUID“family” = 12h。

K10 CPU支持SSE3(FP指令，例如 movddup和 haddps)和仅AMD的SSE4a。一些早期的K8内核仅具有SSE2，但后来的K8内核也具有SSE3。

请注意， https://en.wikipedia.org/wiki/SSSE3#CPUs_with_SSSE3中列出的AMD CPU仅从Bulldozer开始，但确实包括AMD的低功耗Bobcat/Jaguar CPU。

如果您使用googlet AMD Phenom II ssse3，则会找到一些页面，其中某些游戏删除了SSSE3要求，因此它们可以在Phenom II上运行。

在Intel上，您必须追溯到Pentium M/Core，因为SSSE3是随Core 2引入的。(第一代core2(Conroe/Merom)仅具有64位宽的随机执行单元，因此 pshufb相对较慢。 SSE2 pshufd也是如此。请参见 Fastest way to do horizontal float vector sum on x86。)

我认为甚至第一代Atom都具有SSSE3。 https://en.wikipedia.org/wiki/Intel_Atom。

像AMD Geode这样的CPU根本没有SSE，但却没有，但我认为问题的关键是确实具有SSE2/3但没有SSSE3的CPU。

目前还没有生产没有SSE4.2的新主流CPU，但某些Phenom II CPU甚至在2018年仍在使用。它们越老，就越可能期望新软件无法在其上运行。

不幸的是，仍在生产没有AVX和BMI的全新主流CPU:英特尔的Pentium和Celeron型号，甚至适用于Skylake/Kaby Lake。大概是当裸片在其向量ALU的高128位中有缺陷时，例如大型FMA单元将其熔断并禁用VEX前缀的解码，并将其标记为Pentium或Celeron1。 (这大概就是为什么奔腾/赛扬模型也不支持BMI1/BMI2的原因；除了 pext/ pdep之外，它们都占了很小的面积。)

因此，在将来的某个时刻，我们不会再接近BMI1/BMI2的基准，这确实是不幸的，因为它是Intel CPU上单位变量计数移位所必需的。 ( shl cl,reg为3 oups，因为可能出现cl = 0无标志更新的情况； SHLX/SHRX为1 uop)。在整个代码中使用BMI1/2时最有用，而不仅仅是在几个函数中使用。

脚注1 :当然，也有一些功能完善的芯片也得到了这种处理，特别是一旦新工艺的产量提高后，但由于一致性/市场分割，它们仍然处于瘫痪状态。

但我认为 rep movs/rep stos ERMSB仍可用于256位加载/存储，因此FP寄存器文件，加载/存储单元和旁路转发网络都仍需要支持全宽。 (而且ERMSB与向量循环相比更具吸引力，因为它可以使用两倍的宽度。

我想知道是否有一种方法可以用 fuse 对CPU进行重新布线，以便它可以使用正在工作的FMA单元的4个128位 channel 中的任何2个。我们知道Skylake-AVX512可以将FMA单元与端口0、1和5混合并匹配，仅对512位向量的p5 FMA(如果可用)上电，并将p0和p1上的256位FMA单元合并为一个512位FMA单元。用 fuse 静态地做这样的事情，可以使英特尔使用的芯片缺陷会影响原本属于一个FMA单元的两个 channel 。

无论如何，这纯粹是猜测。这很可能，但不知道我们是否有可靠的消息来源，英特尔实际上曾经这样做过，以此作为销售具有FMA缺陷的芯片的方法。我们确实知道，整个物理内核中有缺陷的芯片会以较少内核数量的SKU的形式出售，例如来自四核芯片的双核芯片。而只有6MB L3缓存而不是8MB的四核i5 CPU意味着它们禁用了其4个L3缓存片中的一个，这可能也是为了挽救缺陷。

关于x86 - 最新的处理器不支持SSSE3指令？，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/52858556/

上一篇：wpf - 如何使用 VM 的数据绑定(bind)将简单的 wpf 标记提取到用户控件

下一篇：sql - DELETE 语句冲突 REFERENCE 约束

相关文章：

assembly - 为什么函数参数在 x86 上占用至少 4 个字节的堆栈？

assembly - QEMU 是否使用与 x86 到 x86 仿真的 guest 寄存器相同的主机寄存器？

linux - 在 nasm 汇编 intel x86 中获取数字而不是 Ascii

c++ - 获取 __m256 变量中不为零的第一个元素的索引

arm - ARM和NEON可以并行工作吗？

c++ - 使用 openmp + SIMD 没有加速

c - 如何使用 SSE2 添加数组中的所有元素？

c++ - 使用 SSE 计算无符号整数之间的绝对差

c++ - 提高OpenMP/SSE并行化效果

使用 NEON 组件进行优化

Answer 1

最近没有SSSE3的CPU基于AMD K10 microarchitecture:

AMD Phenom II ，是推土机家族之前的最新一代K10插槽式台式机CPU。它们是从2008年到2012年生产的 。

AMD Llano APUs，于2011年6月推出。 (基于推土机的APU于2012年10月推出，IDK是最后一批Llano APU的制造/销售)。同样基于K10内核，但是报告CPUID“family” = 12h。

K10 CPU支持SSE3(FP指令，例如 movddup和 haddps)和仅AMD的SSE4a。一些早期的K8内核仅具有SSE2，但后来的K8内核也具有SSE3。

请注意， https://en.wikipedia.org/wiki/SSSE3#CPUs_with_SSSE3中列出的AMD CPU仅从Bulldozer开始，但确实包括AMD的低功耗Bobcat/Jaguar CPU。

如果您使用googlet AMD Phenom II ssse3，则会找到一些页面，其中某些游戏删除了SSSE3要求，因此它们可以在Phenom II上运行。

在Intel上，您必须追溯到Pentium M/Core，因为SSSE3是随Core 2引入的。(第一代core2(Conroe/Merom)仅具有64位宽的随机执行单元，因此 pshufb相对较慢。 SSE2 pshufd也是如此。请参见 Fastest way to do horizontal float vector sum on x86。)

我认为甚至第一代Atom都具有SSSE3。 https://en.wikipedia.org/wiki/Intel_Atom。

像AMD Geode这样的CPU根本没有SSE，但却没有，但我认为问题的关键是确实具有SSE2/3但没有SSSE3的CPU。

目前还没有生产没有SSE4.2的新主流CPU，但某些Phenom II CPU甚至在2018年仍在使用。它们越老，就越可能期望新软件无法在其上运行。

不幸的是，仍在生产没有AVX和BMI的全新主流CPU:英特尔的Pentium和Celeron型号，甚至适用于Skylake/Kaby Lake。大概是当裸片在其向量ALU的高128位中有缺陷时，例如大型FMA单元将其熔断并禁用VEX前缀的解码，并将其标记为Pentium或Celeron1。 (这大概就是为什么奔腾/赛扬模型也不支持BMI1/BMI2的原因；除了 pext/ pdep之外，它们都占了很小的面积。)

因此，在将来的某个时刻，我们不会再接近BMI1/BMI2的基准，这确实是不幸的，因为它是Intel CPU上单位变量计数移位所必需的。 ( shl cl,reg为3 oups，因为可能出现cl = 0无标志更新的情况； SHLX/SHRX为1 uop)。在整个代码中使用BMI1/2时最有用，而不仅仅是在几个函数中使用。

脚注1 :当然，也有一些功能完善的芯片也得到了这种处理，特别是一旦新工艺的产量提高后，但由于一致性/市场分割，它们仍然处于瘫痪状态。

但我认为 rep movs/rep stos ERMSB仍可用于256位加载/存储，因此FP寄存器文件，加载/存储单元和旁路转发网络都仍需要支持全宽。 (而且ERMSB与向量循环相比更具吸引力，因为它可以使用两倍的宽度。

我想知道是否有一种方法可以用 fuse 对CPU进行重新布线，以便它可以使用正在工作的FMA单元的4个128位 channel 中的任何2个。我们知道Skylake-AVX512可以将FMA单元与端口0、1和5混合并匹配，仅对512位向量的p5 FMA(如果可用)上电，并将p0和p1上的256位FMA单元合并为一个512位FMA单元。用 fuse 静态地做这样的事情，可以使英特尔使用的芯片缺陷会影响原本属于一个FMA单元的两个 channel 。

无论如何，这纯粹是猜测。这很可能，但不知道我们是否有可靠的消息来源，英特尔实际上曾经这样做过，以此作为销售具有FMA缺陷的芯片的方法。我们确实知道，整个物理内核中有缺陷的芯片会以较少内核数量的SKU的形式出售，例如来自四核芯片的双核芯片。而只有6MB L3缓存而不是8MB的四核i5 CPU意味着它们禁用了其4个L3缓存片中的一个，这可能也是为了挽救缺陷。