riscv - RISC-V RV32M 规范 v2.0 : Why not zero-check before DIV?-6ren

riscv - RISC-V RV32M 规范 v2.0 : Why not zero-check before DIV?

转载作者：行者123 更新时间：2023-12-04 20:15:52

26

4

关于整数除法异常的评论建议在 DIV 之后添加一个分支来检查被零除的情况。由于所有除数都包含在寄存器中，因此在 DIV 之前检查除数似乎稍微更有效。为什么首先进行 DIV 很重要？

最佳答案

对于非超标量处理器，在发出 DIV 之前检查除数实际上会稍微高效一些。但是，很可能会发出 DIV 指令并花费相当长的时间才能完成，其结果可能是对 future 指令的依赖

在假设没有结构性危害的超标量处理器上，检查可能会在划分后的下一个周期发出，因此不会延迟其发出/执行，并让与该划分相关的任何依赖项/停顿提前一个周期得到解决。

关于riscv - RISC-V RV32M 规范 v2.0 : Why not zero-check before DIV?，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/48000665/

26

4

0

文章推荐： image - 大图像无法在 Chrome 中呈现？

文章推荐： opengl - 使用 glUniform 指针变体后更改变量是否安全？

文章推荐： excel - 将原始数据复制到目标工作表的特定单元格中

riscv - 什么是 RISC-V，它与以前的 RISC 架构相比如何？
什么是RISC-V？它为什么被创建？与之前的 RISC 架构相比，它有哪些改进？ (这是 StackOverflow 上 RISC-V 的 wiki。) 最佳答案 RISC-V 是一种指令集架构 (I
c++ - 有没有办法在非 PA-RISC 机器上为 HP PA-RISC 编译 C/C++？
我有一些代码主要用 C 语言编写，可以在 HP-UX PA-RISC、HP-UX Itanium 和 Solaris SPARC 平台上编译。到目前为止，我的 PA-RISC 机器已停产，这是不真实
verilog - RISC-V 异常与中断
我即将使用 CLINT 编写我自己的 RV32I 内核。但是，有些事情对我来说并不完全清楚。至少我在文档中找不到它。以下是特权 isa 规范对 ecall/ebreak 的说明: ECALL and
compiler-construction - RISC-V指令集中的FENCE指令是什么意思？
在浏览 RISC-V ISA 时，我在内存模型部分看到了一条指令(FENCE 指令)。究竟是什么意思？最佳答案 RISC-V ISA 使用宽松的内存模型，其中一个线程执行的加载和存储顺序在另一个线程
riscv - RISC-V 硬件如何确定权限级别？
RISC-V 当前软件权限级别未在任何 CSR 中设置。尽管如此，规范指出“尝试在没有适当权限级别的情况下访问 CSR ......引发非法指令”。那么如何实现(在硬件中)？最佳答案好吧，在中断上
assembly - RISC-V NOP指令
我最近正在研究 RISC-V 32I 指令。我有一个关于 NOP 指令的问题，规范称它等于 ADDI x0, x0, 0。但是，x0不是一个可以由程序员修改的通用寄存器。那么，为什么x0在这里充当N
embedded - 小型 RISC 仿真器
我正在寻找在游戏中构建一个虚拟机，并且想知道是否有人知道任何非常简单的虚拟机(我认为 RISC/PIC 接近我想要的)，通常用于嵌入式项目，例如控制机器人、电机、传感器等。我主要关心的是如果我自己编写
assembly - RISC-V 组装模拟器
关闭。这个问题需要多问focused 。目前不接受答案。想要改进此问题吗？更新问题，使其仅关注一个问题 editing this post . 已关闭 4 年前。 Improve this ques
cpu - CISC 与 RISC
如果您正在写一本教科书，并且需要决定 CPU 设计来讨论某些问题，您会选择 RISC 还是 CISC？ RISC 的优点，你知道的:更干净、更简单等等。 RISC 的缺点:我必须使用模拟器，与 x86
riscv - RISC-V ISA输入和输出操作
我没有在ISA 2.0中看到任何有关IO的信息。 RISC-V IO存储器是否已映射？是否有关于如何完成IO的规范？我可以定义自己的方法吗？ TIA。最佳答案是的，它是内存映射的。确切的规格仍在
c - RISC-V 跳转到中断处理程序
你好，我正在写一个小内核来更好地理解 RISC-V。到目前为止，我设法使用 UART 并设置了一个简单的内存管理器。为了能够解析用户输入，我设置了一个中断处理程序并将其地址设置为 MTVEC。然后我在
vector - 支持矢量扩展的 RISC-V 仿真器
我在哪里可以找到支持 "V" Vector Extension 的 RISC-V 模拟器？我知道当前规范版本 0.8 是草案: This is a draft of a stable proposa
arrays - 在 RISC-V 中遍历数组的不同方法
我目前正在通过 RISC-V 学习基本的汇编语言，我对遍历数组的有效方法有点困惑。如果我们将 a0 作为指向整数数组的指针，是否足以移动到下一个元素？ lw s0, 0(a0) #指向数组的指针存储
gcc - 支持矢量的 RISC-V 工具链
我正在寻找支持 RISC-V 向量扩展 v1.0 的 C/C++ 工具链，如官方定义 spec . Spike似乎支持 vector rvv1.0，但我找不到与之一起使用的工具链。都不是GCC (我
assembly - 故意在 RISC-V 中提出非法指令
故意在 RISC-V 中引发非法指令的最简单、最易读和最直接的方法是什么？我知道根据规范，任何“全零”指令(因此 32/16 位仅零)都是“定义的非法指令”(第 12.5 节，用户规范)。但是我不知
stack - RISC 与 CISC 堆栈
这是《汇编语言简介》一书中关于RISC(与CISC)的引述 In MIPS, we could write procedures without using the stack. For most n
exception - RISC-V SYSTEM 指令如何实现为陷阱？
我目前正在研究具有规范版本 2.2 和特权架构版本 1.10 的 RISC-V 规范。在 RISC-V 规范的第 2 章中，提到“[...] 尽管一个简单的实现可能涵盖了八个 SCALL/SBREAK
assembly - RISC-V 汇编语法中的混合目标/源操作数顺序
RISC-V 汇编器中的大多数指令在源操作数之前对目标操作数进行排序，例如: li t0, 22 # destination, source li t1, 1 # d
riscv - 实际的 RISC-V 指令代码在哪里？
关闭。这个问题不满足Stack Overflow guidelines .它目前不接受答案。想改善这个问题吗？更新问题，使其成为 on-topic对于堆栈溢出。 4年前关闭。 Improve thi
linux-kernel - RISC-V 中的地址指定
我正在 QEMU 中运行一个模拟的 RV64GC 内核，并试图更好地理解 RISC-V 中的虚拟内存子系统和地址转换过程。我的模拟系统使用 OpenSBI、Linux Kernal v5.5 和最小的

首页

博学

6Ren·AI

商城

riscv - RISC-V RV32M 规范 v2.0 : Why not zero-check before DIV?