arm - 由 ARM Cortex-A9 制成的 SoC 的典型 L1 和 L2 访问延迟

Question

我正在寻找由 ARM Cortex-A9 处理器(例如具有多个 ARM A9 处理器的 Nvidia Tegra 2 和 Tegra 3)制成的 SoC 的 L1 访问延迟和 L2 访问延迟。

我可以找到一些关于这些架构的 L1 和 L2 大小的信息，但我找不到关于 L1 和 L2 访问延迟的太多信息。我发现的唯一可靠信息是“在 Tegra 3 上，L2 缓存延迟比 2 周期快 2 个周期，而 L1 缓存延迟没有改变。”

Here提到 Tegra 2 上的 L2 有 25 个周期的延迟和 here提到L1有4个周期的延迟，L2有31到55个周期的延迟。这些引用文献都不是完全可靠的。我希望在 Nvidia、TI 和 Qualcomm 网站和技术文档上找到更多信息，但没有成功。

编辑:有关 OMAP4460 和 OMAP4470 等类似 SoC 的信息也会很棒。

Answer 1

如需权威答案，您可以尝试运行 lmbench ( HowTo ?) 在您选择的目标上。

的一组结果AM37x (TI OMAP3 系列的变体)现已上市 here 以供引用。

也结帐this presentation描述了 ARM Cortex A9 MP 系统上各种缓存配置的延迟和带宽。