vhdl - 我无法让 Xilinx uartlite IP 工作-6ren

vhdl - 我无法让 Xilinx uartlite IP 工作

转载作者：行者123 更新时间：2023-12-04 20:00:00

我正在尝试使用带有 AXI4-lite 接口(interface)的 Xilinx uartlite 2.0 IP 在没有 microblaze 处理器的情况下传输字节。不幸的是，在我设置数据和有效信号并且 tx 信号从未传输后，所有就绪信号都保持低电平。

我已经包含了我的模拟结果。有什么想法吗？

Xilinx Uartlite 2.0 axi4-lite timing simulation

最佳答案

为了后代，必须反转重置并确保所有输入都已初始化。感谢您提供有用的评论。我附上了一个工作模拟 enter image description here

关于vhdl - 我无法让 Xilinx uartlite IP 工作，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/30685499/

文章推荐： elm - 设计多态API

vhdl - 我无法让 Xilinx uartlite IP 工作
我正在尝试使用带有 AXI4-lite 接口(interface)的 Xilinx uartlite 2.0 IP 在没有 microblaze 处理器的情况下传输字节。不幸的是，在我设置数据和有效信
c - AXI-Uartlite 和 Teraterm 之间的波特率不匹配
我在 Avnet 的 MMP2 板上的 Kintex 7 上构建了一个简单的 Microblaze 系统。我在此系统中使用 Uartlite (v2.0) IP，并使用 Teraterm (v4.85

行者123

个人简介

我是一名优秀的程序员,十分优秀！

作者热门文章

滴滴打车优惠券免费领取

全站热门文章