fpga - 是否需要注册每个硬件核心的输入和输出？

Question

我知道在使用这些输入之前需要将所有输入同步到 FPGA 以避免亚稳态。我还意识到需要在单个 FPGA 中同步跨时钟域的信号。这个问题与跨越时钟域无关。

我的问题是定期注册 是否是个好主意？全部 的输入和输出每 FPGA设计中的内部硬件模块。基本原理是我们希望分解码合逻辑的长链以提高时钟速率，以便我们能够满足所选时钟速率的时序约束。这将增加与信号必须穿过的模块数量成比例的额外延迟周期。这是个好主意还是坏主意？一个寄存器是否应该只输入而不输出？

答案汇总

经验法则:注册内部 FPGA 内核的所有输出；无需注册输入。如果输出已经来自寄存器，例如状态机的状态寄存器，则无需再次注册。

Answer 1

很难给出一个硬性规定。 这真的取决于很多因素。

它可能:

通过分解码合路径来增加 Fmax

通过允许工具在部件

中展开逻辑，使布局和布线更容易

使您的设计更容易分区，允许部分重建。

它不会神奇地解决关键路径时序问题。如果您的主要“ block ”之一中有一条关键路径，那么它仍将是您的关键路径。

此外，您可能会遇到 更多 问题，取决于您的设计在目标部分上的完整程度。

这些事情说，我倾向于只注册输出。