makefile - 强制 Makefile 中的依赖顺序

Question

我有一个 Makefile，我想并行使用它来编译一组单独的程序。它看起来像这样:

compileall: program1 program2 program3
    @echo "Compilation completed"

program1 program2 program3:
    @echo "Compiling $@"
    $(MAKE) -C $@

我使用 gmake compileall -j3 调用它，一切正常。它作为我们测试脚本的一部分每天运行。

现在，我添加了一个新目标 program1a，它需要成为同一 make 目标的一部分，并且不能与 program1 同时执行目标。它发生在之前还是之后并不重要，只是不平行。

我知道我可以这样做:

compileall:
    +$(MAKE) program1 program2 program3
    +$(MAKE) program1a
    @echo "Compilation completed"

program1 program2 program3:
    @echo "Compiling $@"
    $(MAKE) -C $@

program1a:
    @echo "Compiling $@"
    $(MAKE) -C program1 A=true

有更好的方法吗？我希望不必等待 program2 和 program3 完成才能开始 program1a 编译。

Answer 1

没有测试(告诉我这是否行不通)，但你可以这样做:

compileall: program1 program2 program3
    @echo "Compilation completed"

program1: program1a
    @echo "Compiling $@"
    $(MAKE) -C $@

program1a program2 program3:
    @echo "Compiling $@"
    $(MAKE) -C $@

这样 program1a 应该在 program1 之前构建并且 make 应该能够构建 program2 和 program3无论如何平行。

---

编辑:更干净一点(thx @Beta):

compileall: program1 program2 program3
    @echo "Compilation completed"

program1: program1a

program1 program1a program2 program3:
    @echo "Compiling $@"
    $(MAKE) -C $@

---

编辑 2:我想到的避免依赖的唯一解决方案如下。

像这样创建 2 个单独的 makefile:

# Makefile1.mk

.NOTPARALLEL: # Force disabling of -j flag

all: program1 program1a

program1 program1a:
    @echo "Compiling $@"
    $(MAKE) -C $@

# Makefile

all: program1 program1a program2 program3

program1 program1a:
    $(MAKE) -f Makefile1.mk

program2 program3:
    @echo "Compiling $@"
    $(MAKE) -C $@