fpga - FPGA 与 ASIC 设计的比较

Question

我有一个基本问题。我为一些媒体应用程序制作了一些 FPGA 图像和
现在我想在性能和面积方面将我的结果与相同算法的 ASIC 实现的结果进行比较。我听说这样的比较没有意义，因为它有点比较苹果和橘子。但是我听说过 Gate-equivalence 指标，我不能使用它来进行比较吗？

谢谢

Answer 1

正如已经指出的那样，门等效项只是粗略的估计，对于确定 ASIC 中的面积并不那么准确。您可以通过多种方式了解您的设计在 ASIC 中的性能(和成本)。您可能使用 HDL(VHDL 或 Verilog)来实现您的设计。如果您可以使用 Synopsys 的设计编译器 (DC) 等综合工具，您可以将其与提供的 ASIC 供应商库之一一起使用来确定面积。您还可以使用它来生成综合后的门级网表，您可以在仿真中使用它来确定性能。 DC 还将为您提供有关关键路径时序等的信息，这些信息也可用于计算性能。

然而，DC 是一种非常昂贵的产品，您可能使用 FPGA 供应商提供的工具来综合您的 HDL 设计。您可以联系 ASIC 供应商并要求他们分析您的设计以确定尺寸和性能(他们可能会使用 DC - 您必须愿意将您的 HDL 交给他们)。他们可能倾向于这样做以赢得您的业务。但是正如已经指出的那样，ASIC NRE 非常昂贵，因此除非您拥有大批量产品，否则将您的设计转移到 ASIC 可能没有意义。