riscv - 实际的 RISC-V 指令代码在哪里？-6ren

riscv - 实际的 RISC-V 指令代码在哪里？

转载作者：行者123 更新时间：2023-12-04 14:41:07

29

4

关闭。这个问题不满足Stack Overflow guidelines .它目前不接受答案。

想改善这个问题吗？更新问题，使其成为 on-topic对于堆栈溢出。

4年前关闭。

Improve this question

我下载了最新的...

RISC-V 指令集手册，第 1 卷:用户级 ISA

...这很有趣，但它实际上从未给出操作码/funct3 和其他指令格式的值。例如，LOAD/STORE/BRANCH 操作码按名称列出，但不提供它们代表的实际位值。

实际列出的所有代码在哪里？

最佳答案

它们也已经方便地编码在 soodor 项目的源代码中:
https://github.com/ucb-bar/riscv-sodor
有关以各种有用方式捕获位模式的常量，请参阅:
src/common/instructions.scala
或者，直接从浏览器:
https://github.com/ucb-bar/riscv-sodor/blob/master/src/main/scala/common/instructions.scala

关于riscv - 实际的 RISC-V 指令代码在哪里？，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/39238350/

29

4

0

文章推荐： lua - 如何在 Windows 上将 LuaJIT 与 LuaRocks 集成？

文章推荐： wpf - 将 WPF 与硬件渲染结合使用，而不是 RenderTargetBitmap

文章推荐： r - 如何在一个图例中结合 alpha 和颜色

文章推荐： vb6 - MSCOMCTL.ocx缺少Windows 10

riscv - 向 RISCV-32ima : "bad RISCV-opcode" 添加新指令
我正在寻求有关我尝试添加到 riscv 的扩展的帮助. 全局设置我的工作基线是 riscv-tools repo 的克隆，包含常用工具，其中包括: riscv-fesvr riscv-gnu-工具链
riscv - 为 RISCV 构建 gdbserver
我想构建 gdbserver 以在 RISCV 平台上运行并允许从 Linux 开发机器进行串行连接。我尝试构建各种存储库，例如riscv-binutils-gdb 我通过 git 从 GitHUB
riscv - RISCV 工具链是否支持 pthread 库？
我已经在我的 ubuntu 机器上克隆并构建了 riscv-tools 存储库。 Hello world 程序运行良好。现在，我正在尝试将应用程序从 X86 目标移植到 riscv (RV32IM)
riscv - 使用 Spike (riscv-isa-sim) 调试简单的 C 和汇编程序
我在 spike 上运行简单的 C 和汇编程序(这工作正常)。我无法运行尖峰 Debug模式。尽管我尝试调试不同的程序，但我总是得到相同的输出。我正在使用 riscv64-unknown-elf-gc
c++ - 从 riscv-gnu-toolchain 生成的 s 文件不运行 RISCV 模拟器
我必须将一组 C++ 文件编译成 RISC-V 代码 (RV32IM)。我正在使用 riscv-gnu-toolchain 并使用以下 CMakeLists.txt 文件进行编译 cmake_mini
riscv - I 型指令指定的立即数的最高有效位在哪里？
我现在正在 logisim 的帮助下构建一个简单的 risc-v 处理器。关于I型指令: 我知道指令定义如下: [0:6] => 操作码(确定 ALU 需要计算什么) [7:11] => rd(存储答
riscv - 为什么商店说明有自己的格式
加载和存储指令对编码有相同的要求:两个寄存器和一个 12 位立即数。然而，存储指令(sb、sh、sw)具有称为 S 型的专用格式，而加载指令使用与 addi 指令相同的 I 型格式。我不明白为什么加
riscv - 凿子——时钟门控
时钟门控对于降低功耗很重要。我们如何在 Chisel 中指定时钟门控？时钟门控是逻辑信号确定特定寄存器的时钟是否被触发的地方。当逻辑信号无效时，时钟保持稳定不变。只有当使能有效时，时钟信号才会切换，
cpu - RISCV:如何计算分支指令？
我试图了解现代CPU的工作原理。我专注于RISC-V。分支的类型很少： BEQ BNE BLT BGE BLTU BGEU 我使用venus模拟器对此进行了测试，并且我也尝试对其进行模拟，到目前为止，
riscv - 学习凿子-了解火箭芯片代码的高级示例
RISC-V的Berkeley实现称为“Rocket Chip”，它是用称为Chisel的硬件语言编写的。 Chisel是面向对象的，我们团队中的人们很难学会有效地修改Rocket Chip代码。我
disassembly - RISCV 反汇编选项数字和无别名
我克隆了 riscv-tools 存储库(master 分支)并遵循了构建过程。一切顺利。然后我尝试为 RV32IM 指令集编译 hello world 程序，这样做: riscv64-unknow
riscv - 尝试了解当存在不同的程序计数器时，跳转指令如何计算地址
目前我正在了解具有三个扩展I、M和C扩展的RISC-V(ISA)指令集架构。我几乎已经理解了I、M和C扩展的所有指令，但我还没有找到jumps和branches指令是如何工作的当两个不同的计数器出现时
api - RISCV C至UART的十六进制编译
我正在尝试将UART回送程序转换为相应的十六进制代码。命令 riscv32-unknown-elf-gcc test.c -march=rv32im riscv32-unknown-elf-gcc -
riscv - 解释 Chisel3 <> vs := ?
我知道关于 Chisel3 的 <> 和 := 运算符的支持/含义/使用存在一些争论，用于批量连接信号组。有人可以提供或为我提供一个很好的引用: 每个人具体做什么我什么时候应该使用一个而不是另一个
objdump - 了解 RiscV objdump
我正在检查使用以下命令编译的 C 文件的 objdump: riscv64-unknown-elf-gcc -O0 -o maxmul.o maxmul.c riscv64-unknown-elf-o
riscv - 如何在 Chisel 中做出断言只是警告而不是停止模拟
我们已将断言添加到我们的 Chisel 代码中，但我们只希望它们发出警告，而不是停止模拟。有没有办法告诉 Chisel 这样做？例如: 断言(x(1)=/= nxt_val(1)) 我们希望这只是给
riscv - RISC-V 硬件如何确定权限级别？
RISC-V 当前软件权限级别未在任何 CSR 中设置。尽管如此，规范指出“尝试在没有适当权限级别的情况下访问 CSR ......引发非法指令”。那么如何实现(在硬件中)？最佳答案好吧，在中断上
riscv - RISC-V ISA输入和输出操作
我没有在ISA 2.0中看到任何有关IO的信息。 RISC-V IO存储器是否已映射？是否有关于如何完成IO的规范？我可以定义自己的方法吗？ TIA。最佳答案是的，它是内存映射的。确切的规格仍在
configure - 为 RISCV 配置 pocl
我正在尝试使用 pocl为 RISCV64 交叉编译 OpenCL 程序。此链接的幻灯片 18:https://riscv.org/wp-content/uploads/2015/01/riscv-s
qemu - 谁在 qemu-riscv 中提供系统调用？
我开始学习 riscv。我得到了 qemu-riscv、riscv-gcc 并编译了下一个 hello world asm 程序: .section .text .globl _start _star

首页

博学

6Ren·AI

商城

riscv - 实际的 RISC-V 指令代码在哪里？