vhdl - 为什么4位加法器/减法器通过同时查看最后两个进位的两者来实现其溢出检测？

Question

这是我们类的示意图:

您为什么不只在此图像中使用C4？如果C4为1，那么最后一次加法会导致溢出，这就是我们想知道的。为什么我们需要看C3？

Answer 1

Overflow flag表示签名的操作的溢出条件。

在签名操作中要记住的几点:

MSB始终保留，以指示数字

的符号

负数表示为2的补码

溢出导致无效操作

Two's complement overflow rules:

• If the sum of two positive numbers yields a negative result, the sum has overflowed.
• If the sum of two negative numbers yields a positive result, the sum has overflowed.
• Otherwise, the sum has not overflowed.

例如:

**Ex1:**
 0111   (carry)  
  0101  ( 5)
+ 0011  ( 3)
==================
  1000  ( 8)     ;invalid (V=1) (C3=1) (C4=0)


**Ex2:**
 1011   (carry)  
  1001  (-7)
+ 1011  (−5)
==================
  0100  ( 4)     ;invalid (V=1) (C3=0) (C4=1)


**Ex3:**
 1110   (carry)  
  0111  ( 7)
+ 1110  (−2)
==================
  0101  ( 5)     ;valid (V=0) (C3=1) (C4=1)

在有符号操作中，如果最左边的两个进位位(在这些示例中，最顶行的最左端的位)都为1或均为0，则结果有效；否则，结果为有效。如果左两个进位位为“1 0”或“0 1”，则发生符号溢出。方便地，对这两位的XOR操作可以快速确定是否存在溢出条件。 (引用: Two's complement)

溢出与进位:溢出可以视为 Carry.的二进制补码形式。在 中，已签名的操作将监视溢出标志，而忽略进位标志。同样，在 无符号操作中，将对进位标志进行监视，并忽略溢出标志。