verilog - ALU NOOP 案例推断出一个锁存器 0x​​104567911

Question

我正在用 Verilog 设计一个 ALU，其中包含一个组合 always block 和每个 opcode 的 case。在 NOOP 的情况下，什么都不应该发生，所以我只是设置 result = result。我明白为什么这会推断出一个闩锁。我的问题是:在这种情况下是否有更好的方法或推断的锁存器是否是正确的决定？

always@(Rdest, Rsrc, opcode, reset) begin
  case(opcode)
    ...
    default:
    NOOP: result = result; //  Infers a latch
  endcase
end

Answer 1

在这种情况下，避免闩锁应该很简单。您可以将 result 设置为常量值，例如 0。当 ALU 执行 NOOP 时，使用 result 的逻辑可能会忽略它:

  case(opcode)
    ...
    ADD     : result = a + b;
    NOOP    : result = 0; // some known value  
    default : result = 0; // some known value 
  endcase

由于时序问题，在许多情况下最好避免闩锁。另请参阅:Why are inferred latches bad?