gpt4 book ai didi

flash - 对QSPI FLASH的XIP(eXecute In Place)功能的困惑

转载 作者:行者123 更新时间:2023-12-04 13:02:04 25 4
gpt4 key购买 nike

有很多 NOR QSPI FLASH 芯片支持 XIP (eXecute In Place)。在这种模式下,嵌入式 CPU(或 MCU)可以直接执行 Flash 中存储的代码。但是众所周知,qspi flash每周期只能输出4位数据,而很多MCU,比如ARM Cortex-M系列,每周期需要一条32位指令。所以MCU至少要等8个周期才能得到一条有效指令,看起来很慢。另外,nor qspi flash芯片的最大频率往往在150MHz以下,STM32F407的频率是168MHz,这意味着cpu接收有效指令的延迟时间更长。

不知道是不是我的理解有误,但是我真的找不到很多关于XIP的细节。 STM32Fxxx的Techinal Reference Manuals只说有内嵌flash,支持XIP,没有详细说明。此外,我想我们还需要在 MCU 中实现一个非常复杂的 QSPI Controller 来支持 XIP。

谁能给我一些关于这个问题的指南?

最佳答案

据我所知,MCU 使用 RAM 中的缓冲区从那里的外部闪存读取指令,然后执行它们。它分块读取它们。现在一个块的大小在很大程度上取决于每个供应商的实现(即有多少 RAM 可用,闪存如何连接:SPI、双 SPI、四 SPI、八进制 SPI,是否可以直接内存访问 (DMA),是否支持闪存连续读取模式)。因此,如果块很小,那么内核将停止等待指令。如果块很大,那么它会用完 RAM,并且在分支时,已经加载到 RAM 中的块将被重新加载以用于新代码。

因此可以说闪存与双 SPI 和 DMA 连接是可能的。然后对于 XiP, Controller 将通过执行一些引导加载程序代码(通常来自一些内部 ROM 存储器。引导加载程序设置 QSPI 闪存 Controller 和内核的 D​​MA 以将指令从外部闪存复制到 RAM 缓冲区。然后它将开始执行那个缓冲区。DMA现在将指令异步复制到RAM。这意味着实际的MCU内核几乎不会浪费时间复制代码。

你说你找不到关于XiP的很多细节。对我来说最好的信息来源是各个制造商的应用说明。实现方式不同,但有很多共同点。

以下是 3 个示例文档:

  • Microchip AN44065 概述了 XiP:http://ww1.microchip.com/downloads/en/AppNotes/Atmel-44065-Execute-in-Place-XIP-with-Quad-SPI-Interface-SAM-V7-SAM-E7-SAM-S7_Application-Note.pdf
  • ST.com AN5188 第 15 页对 RAM 中的指令与外部闪存中的指令进行了性能比较,这可能是您特别感兴趣的:https://www.st.com/content/ccc/resource/technical/document/application_note/group0/d8/39/10/2f/ee/c9/4b/19/DM00514974/files/DM00514974.pdf/jcr:content/translations/en.DM00514974.pdf
  • ST.com AN4760 第 26 页详细描述了如何实现速度改进和 XiP 架构,它也有一些很酷的公式:https://www.st.com/content/ccc/resource/technical/document/application_note/group0/b0/7e/46/a8/5e/c1/48/01/DM00227538/files/DM00227538.pdf/jcr:content/translations/en.DM00227538.pdf
  • 关于flash - 对QSPI FLASH的XIP(eXecute In Place)功能的困惑,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/54283543/

    25 4 0
    Copyright 2021 - 2024 cfsdn All Rights Reserved 蜀ICP备2022000587号
    广告合作:1813099741@qq.com 6ren.com