verilog - verilog 中的数据类型错误

Question

我写了一些 Verilog 代码，其中部分代码如下:

int i;
          add_bit = 1'b0;
          for (i = 0; i < add_len; i++)
              add_bit = add_bit ^ (pat[4 + i]);
      end

执行此操作后，我收到错误消息:

Do not use bit, byte, shortint, int and longint

你能在这里提出任何修复建议吗？

Answer 1

int是 SystemVerilog关键字(IEEE 标准 1800)。为避免编译错误，您需要在模拟器中启用 SV，或者您可以替换 int与 integer关键词。