- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
FPGA 在业界被广泛使用,通过在 FPGA 上实现程序而不是软件来获得更好的性能。
这些公司如何有效地将 FPGA 集成到他们的系统中?
我对 FPGA 的经验非常有限,并且仅通过将它们与 USB 和串行端口连接来使用它们,我想这不是充分利用 FPGA 实现的最佳方式。
那么这些公司是做什么的呢?例如,他们是使用一些可以插入计算机系统中 PCI 插槽的特殊 FPGA,还是他们可能购买了一些带有集成 FPGA 的特殊 SoC,可以很容易地被程序员覆盖?
我在远离硬件的高级语言编程方面拥有最丰富的经验,所以如果这个问题听起来很愚蠢,我很抱歉 - 我只是对低层没有太多知识和经验:)。但我曾经有一门使用 FPGA 的类(class),这是一次非常开放的体验。所以现在我梦想拥有一个计算机系统,我可以用高级语言编写一些部分,然后与我上传了一些合成 VHDL 的集成 FPGA 进行一些通信。
也许甚至可以编写由高级代码和一些 VHDL 组成的程序,这些 VHDL 在程序启动时会自动合成并上传到 FPGA 板上……那太棒了!
最佳答案
PCIe
FPGA 与系统主处理器之间往往需要尽可能高的带宽,因此 FPGA 经常作为 PCIe 设备连接到主 CPU。
电子白板
所有最新的 FPGA 都可以与高速 I/O 接口(interface)连接,因此不需要“特殊”的 FPGA 将其与 DDR3、PCI 或 PCIe 连接,只有电子板需要 PCIe 连接器。
如果没有可用的 FPGA 开发套件板真正适合系统,则可能需要设计定制电子板。
传感器和 CPU 之间
请注意,FPGA 通常位于外部接口(interface)和主处理器“之间”。
然后它负责处理来自外部传感器或传输系统(相机、光纤、以太网、 radio ……)的数据,以低级实时处理卸载处理器。
嵌入式系统
但并非所有系统都“基于 PC”。有些嵌入式系统使用 FPGA 作为它们的主要“处理器”。在这样的系统中,您可能有一 block 以 FPGA 作为系统核心的电子板(对于critic 系统,不允许带有相关可能软件错误的普通处理器)。
在其他嵌入式系统上,电子板配备了处理器和 FPGA。
软核
对于某些嵌入式系统,需要一个小型微 Controller 。无需将它放在 FPGA 旁边的电子板上,它可以在 FPGA 内部作为软核实现。
FPGA SoC
但最近的 FPGA(xilinx zynq、altera cyclone V soc)包含了一个“硬核”双核 A9 ARM。它就像一个 SoC,在 ARM 和可编程逻辑部分 (PL) 之间具有高速连接的“FPGA”部分。所以处理器和FPGA在同一个芯片中。
希望这可以帮助。
关于fpga - FPGA与计算机系统的高效集成,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/20923512/
就目前而言,这个问题不适合我们的问答形式。我们希望答案得到事实、引用资料或专业知识的支持,但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开,visit the
按照目前的情况,这个问题不适合我们的问答形式。我们希望答案得到事实、引用或专业知识的支持,但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开,visit the
我相信在大学时我用从 C 派生的语言为 FPGA 编写了一个程序。我了解 VHDL 和 verilog 等语言。但是,我不明白的是程序员在使用哪个方面有多少选择?它依赖于FPGA吗?我将使用 Xili
在设计 FPGA 系统时,我如何粗略估计给定任务所需的逻辑 block 数量? 有人对我对这些常见设备的期望有一个粗略的数量级吗? 串口 使用 CRC32 的数据包解帧器 8 微核 我看过 www.o
就目前而言,这个问题不适合我们的问答形式。我们希望答案得到事实、引用资料或专业知识的支持,但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开,visit the
我是编程和 FPGA 的新手。我喜欢在我的 Windows 10 PC 上运行一个程序,并喜欢将输入发送到 FPGA,当处理完成后,我喜欢接收输出到同一个程序。是否可能以及如何实现。我需要一些指导才能
我有一个基本问题。我为一些媒体应用程序制作了一些 FPGA 图像和 现在我想在性能和面积方面将我的结果与相同算法的 ASIC 实现的结果进行比较。我听说这样的比较没有意义,因为它有点比较苹果和橘子。但
已关闭。此问题不符合Stack Overflow guidelines 。目前不接受答案。 要求我们推荐或查找工具、库或最喜欢的场外资源的问题对于 Stack Overflow 来说是偏离主题的,因为
我正在用一个小算法修改固件文件 (.jic) JTAG 间接配置文件,但更改文件内的数据使其无法使用,因为文件中某处有一个校验和必须更新。 我需要找到 .jic 文件中的校验和在哪里,并破译使用的算法
我想通过 Xilinx FPGA 的 MGT channel 发送信号(不管是什么类型的信号,只是随机二进制)。这是用于测试 PCB 上的 MGT 走线。我可以实现这一目标的最简单方法是什么?对于常规
我正在使用 Xilinx ISE 14.7 合成器。我能够使用 .coe 文件初始化我的 BRAM 并访问它。我也可以使用 data2mem 工具用新的 .mem 文件更新它并更新我的位文件。这里我已
我在使用 Lattice ICE5LP4K 的内部振荡器时遇到问题。根据 iCE40 振荡器使用指南附录,verilog 中的代码应如下所示: SB_HFOSC OSCInst0 (
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。 我们不允许提问寻求书籍、工具、软件库等的推荐。您可以编辑问题,以便用事实和引用来回答。 关闭 12 个月
我正在尝试在 FPGA 和 x86_64 Linux 机器之间进行 DMA 传输。 在 PC 端,我正在做这个初始化: //driver probe ... pci_set_master(dev);
Xilinx FPGA 中的“切片寄存器”和“切片 LUT”有什么区别? 为什么在 Vertix 5 中切片寄存器的数量等于切片 LUT 的数量,但在 Vertix 6 和 Vertix 7 中切片寄
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。 想改进这个问题?将问题更新为 on-topic对于堆栈溢出。 5年前关闭。 Improve this qu
这是平行线: http://anycpu.org/forum/viewtopic.php?f=13&t=66 它有 64 个内核、1GB RAM、运行 Linux、以太网——每个人都在为它大喊大叫..
我正在设计一个基于 xilinx fpga 上的 microblaze 微处理器的微 Controller 。大部分硬件设置已完成。此时我正在更新的是要在 microblaze 上运行的 c 代码。在
在进行时钟域转换(速率匹配)时,我们通常将数据翻倍以避免亚稳态。双翻牌只会降低亚稳的概率。三重翻牌将进一步减少它。 如何计算亚稳定性和使用的时钟域触发器数量之间的概率/关系? 最佳答案 亚稳定性查询的
我知道在使用这些输入之前需要将所有输入同步到 FPGA 以避免亚稳态。我还意识到需要在单个 FPGA 中同步跨时钟域的信号。这个问题与跨越时钟域无关。 我的问题是定期注册 是否是个好主意?全部 的输入
我是一名优秀的程序员,十分优秀!