assembly - 汇编-即使在允许数据未对齐的体系结构中，指令也必须对齐吗？

Question

我知道有些低端架构（例如Intel x86）允许未对齐的数据访问。当然，从直觉上讲，未对准不是很聪明，因为它可能会降低性能（不一定是受保护的here的现代芯片）。因此，未对齐的数据访问可能不好，但是在某些体系结构中是合法的。精细。

直到最近，我还以为未对齐的指令也是如此：如果给定的处理器处理数据未对齐的情况，有什么能阻止它对代码进行相同的处理？但是，在Linda Null的书（here）中，很明显地相反：


通常，现实生活中的折衷涉及使用两到三个指令长度，这提供了易于区分和易于解码的位模式。指令长度也必须与机器上的字长进行比较。如果指令长度恰好等于字长，则指令存储在主存储器中时会完美对齐。出于寻址原因，说明始终需要字对齐。因此，实际字长的一半，四分之一，两倍或三倍的指令会浪费空间。可变长度指令的大小显然不一样，需要字对齐，这也会导致空间的浪费。


另一方面，Google图书上的许多图书自然会谈论未对齐的说明。因此，我的问题是：


在某些体系结构中是否允许使用未对齐的指令？
大端架构是否需要对齐？据我了解，仅在小字节序处理器上可能会发生未对齐的情况。


我说的对吗？

我希望您能帮助我为我澄清这些问题。伙计们，非常感谢！

Answer 1

您无需分别查看每个设计的通用答案。该设计还必须对端烯说些什么。我看不到您如何尝试在字节序和对齐方式之间连接点。有非常流行的体系结构，并且孤立地查看它们中的每一个，对于endiannes既没有选择，也没有流行的选择，并且该体系结构中与endianess完全无关的是它的对齐规则。

根据定义，x86是一个8位指令集，该指令集是从8或16位总线开始的，具体取决于您购买或连接的总线，因此从定义上讲，它没有对齐方式，从定义上讲，它是一个可变长度的指令集，它不能具有对齐规则的单个字节数。而且由于历史原因，它也没有针对数据的对齐规则，从而进一步损害了其性能。

以MIPS为例，不幸的是，我不知道我猜的传统字节序很大，但是人们将其称为bi-endian，这始终应该引起警报。但是在这里，端性和一致性再没有理由要结合起来了。 MIPS作为一种教育概念，并且仍然存在，无论是物理构建的还是至少您可以为自己的设计购买的内核，都与性能有关，这使程序员感到痛苦，并且强制对齐非常适合这一点。自然地，取指令和读取数据遵循相同的规则是有意义的，指令集是32位指令，并且它们也理想地对齐。

ARM，从早期的ARM强制对齐开始，即使使用ARM7TDMI，您也可以禁用它，尽管ARM ARM所说的行为是可以预见的，只是很奇怪（在单词中旋转而不是溢出到另一个单词中）。由于使用x86的程序员懒惰，他们更宽容地通过禁用错误陷阱来允许不对齐的传输，并且通过溢出到下一个单词来达到预期的结果。在这里再次被列为两字节序的机器，但明智的解决方案是使用低字节序，工具和所有东西都有意义，它们的字节序从armv6中的BE-32更改为BE-8，进一步造成了较大的字节序痛苦，请远离。唯一的例外是它变成了我认为是marvell购买的xscale（或者是cavium？）的xscale，它默认为big endian（BE-32），并且很难获得工作工具，但尽管能够运行很少的那些社区却很难工作大。我要记住，臂设计要求对指令提取进行对齐，如果禁用故障，则数据不必一定要对齐。而且指令始终是小尾数形式，与大/小设置无关。它们还具有16位指令集thumb，然后是thumb2扩展名，它们是可变长度的thumb，而不必对齐，它们是可变长度的16位指令，而不是将其视为32位指令。解码器必须检查前16位指令以了解随后的指令。就像x86。

RISC倾向于在性能上优于CISC，因此RISC设计倾向于具有对齐规则，但是没有理由为什么有人无法完全不对齐RISC或完全对齐CISC。不要让自己陷入将这些泛化的陷阱，即使在供应商或指令集（xscale与ARM7TMDI）中，也必须分别查看每个体系结构和/或内核。

对齐始终会影响所有系统的今天，昨天和明天的性能。有时影响会更大或更小，但是您无法在设计中随心所欲地神奇地生长硅或电线，因此您不能只改变总线的工作方式以及一个时钟周期内可以适应和不能适应的条件。因此，除非严格将其限制为字节宽度或位宽度的总线，否则就没有新技术可以消除对准性能的问题。回到核心接口的8位总线并不会更快，而在裸片上则更快。芯片外变窄并不快，但更易于操作，因此SATA胜过PATA。仅仅是因为我们不能保持大量的高速信号并行，所以必须对其进行序列化（可以有许多单独的序列化接口，可以一起工作，pci，以太网）。因此，对于cpu核心体系结构，对齐总是很重要，因为我们使用的是二进制状态和每条总线固定数量的位。