arrays - 我可以同时访问数组的 2 个索引吗 VHDL

Question

因此，如果我有一个 16 位的输出，并且我想连接一个 8 位数组的每 2 个索引以形成一个 16 位的输出。是否可以同时访问数组？这是一个例子:

       Output : out std_logic_Vector(15 downto 0);
       .
       .
       .
       type array1 is array(0 to 5) of std_logic_Vector(7 downto 0);
       signal myarray : array1;
       .
       .
       .

假设“myarray”已经充满了值，我可以这样做吗？当我合成时它能正常工作吗？

 Output <= myarray(i) & myarray(k);

其中 i = 0 和 k = 1 获取数组的前两个索引。

Answer 1

是的，这很好。

在您的示例中，它“只是连线”，因此它与任何其他(正确的)语法一样高效。

如果您要在时钟进程中注册数组，则串联仅意味着您需要在一个时钟周期内读取数组两次 - 在这种情况下，FPGA 工具很可能默认使用触发器来生成数组以及您指定的尺寸和现代 FPGA 也非常好。

对于更大的数组，我不会相信这些工具，而是让内存访问显式；两个独立的内存块或输出宽度是输入宽度两倍的内存块。