makefile - 使用 GNU Make 构建分层 Makefile

Question

我有一个分为模块的项目，每个模块都托管在一个目录中，比如:

root
|_module_A
 |_module.cpp
 |_Makefile
|_module_B
 |_Makefile
|_main.c
|_Makefile

main.c 依赖于与 module_A 和 module_B 相关的 Makefile 中定义的目标。

我想根据两个模块的 Makefile 中定义的目标编写我的 root/Makefile。

现在，我知道我可以使用 include 指令，但这里的问题是 module_A 和 module_B 中的目标和文件名不是' 前面加上他们的目录，所以我得到这样的东西:

make: *** No rule to make target `module.o', needed by `main.c'.  Stop.

有什么好的方法可以解决吗？

谢谢。

Answer 1

有几种方法可以做到这一点，但没有一种是完美的。基本问题是 Make 擅长使用那里的东西来这里，而不是相反。

您还没有说module_B 中的目标是什么；我会很悲观，假设 module_A 和 module_B 都有名为 module 的目标(不同的源文件，不同的配方)，所以你真的可以不要使用 include。

你最大的选择是是否使用递归 Make:

如果你不知道，那么 root/Makefile 必须知道如何构建 module_A/module 和 module_B/module，所以你您只需将这些规则放入。然后您必须将冗余规则留在子目录 makefile 中(并冒着它们与主 makefile 不一致的风险)，或者删除它们，或者让它们调用主递归生成文件(你不必经常这样做，但它肯定看起来很傻)。

如果这样做，root/Makefile 将如下所示:

main: main.o module_A/module.o Module_B/module.o
    ...

main.o: main.c
    ...

%/module.o:
    $(MAKE) -C $(@D) $(@F)

这会工作得很好，但它对子目录中的依赖关系一无所知，因此有时无法重建过时的对象。您可以每次都预先make clean(递归地)，只是为了安全起见，粗糙但有效。或者强制执行 %/module.o 规则，这种规则浪费较少但稍微复杂一些。或者在root/Makefile中复制依赖信息，繁琐不整洁。

这只是您的优先级问题。