verilog - @(posedge Clk) 之间的区别； a<= 1'b1; and @(posedge Clk) a<= 1' b1；

Question

有什么区别吗

@(posedge Clk);
   a<= 1'b1;

和

@(posedge Clk)
   a<= 1'b1;

注意 Clk 后面的分号。我在浏览测试平台时遇到了类似的代码行。我做了一些简单的实验，在模拟过程中我找不到任何差异。由于分号的存在/不存在，这些行后面的代码的执行顺序是否会发生任何变化？

Answer 1

你是对的 - 没有行为差异。

分号版本是:WAITING。做这个。
非分号版本是:WAITING然后执行此操作。您有时会在单行中看到这种形式:

@(posedge Clk) a<= 1'b1;