cpu-architecture - CISC ISA 下的 RISC

Question

我正在学习 CPU 架构，它有点令人困惑。

旧的微程序 CISC CPU 会将 ISA 指令翻译成一系列简单的(1 个周期)微指令是否正确？(根据 RISC 哲学，ISA 指令基本上与微指令相同，需要 1 个周期)

根据维基:

However, modern x86 processors also (typically) decode and split instructions into dynamic sequences of internally buffered micro-operations...

与旧型号有何不同？

顺便说一句。微指令和微操作有区别，还是同义词？

Answer 1

在很久以前。

Horizontal microcode

is typically contained in a fairly wide control store; it is notuncommon for each word to be 108 bits or more. On each tick of asequencer clock a microcode word is read, decoded, and used to controlthe functional elements that make up the CPU.

所以对于某些架构来说，这是真的。

较新的微代码通常用于超标量处理器，因此微代码使用发布宽度通过无序发布其指令并行运行更多代码，然后重新排序缓冲区确保微代码按顺序退役。旧机器按顺序执行所有操作，有些带有一些流水线。

我认为微指令开始微操作。