hardware - Spartan-3E 上的随机数生成

Question

我需要在 Spartan-3E FPGA 上为我的遗传算法生成伪随机数，我想在 verilog 中实现它:你能给我任何指示吗？

Answer 1

通常你会使用 IEEE.math_real均匀函数

use IEEE.math_real.all;
procedure UNIFORM (variable Seed1,Seed2:inout integer; variable X:out real);

但是对伪随机数生成器 (PRNG) 进行一点研究，您会发现许多简单的变体 LFSR 's - 看起来与 CRC 生成器非常相似。

如果您想从现有的工作 PRNG 开始推出自己的资源，这里有几个资源:

http://www.opencores.org/?do=project&who=systemc_rng

http://verificationguild.com/modules.php?name=Downloads&d_op=viewdownload&cid=3

这是一个 CRC VHDL 代码生成器:

http://www.easics.be/webtools/crctool