assembly - x86_64 检查 2 次加载/存储的幂是否会针对 2 个指针进行页面交叉

Question

基本上，我希望尽快在 x86_64 程序集中实现以下内容。 (其中 foo 和 bar 可能类似于 glibc 的手写 asm strcpy 或 strcmp，我们希望从宽向量开始但没有安全和/或性能缺点不需要时的页面拆分加载。或者 AVX-512 掩码存储:故障抑制用于正确性，但如果它必须实际抑制目标中的故障，则速度很慢。)

#define TYPE __m256i
int has_page_cross(void * ptr1, void * ptr2) {
   uint64_t ptr1_u64 = (uint64_t)ptr1;
   uint64_t ptr2_u64 = (uint64_t)ptr2;
   ptr1_u64 &= 4095;
   ptr2_u64 &= 4095;
   if((ptr1_u64 + sizeof(TYPE)) > 4096
      || (ptr2_u64 + sizeof(TYPE)) > 4096) {
      // There will be a page cross
      return foo_handling_page_cross(ptr1, ptr2);
   }
   return bar_with_no_page_cross(ptr1, ptr2);
}

有很多非常有效的方法可以为一个指针执行此操作，其中许多在 Is it safe to read past the end of a buffer within the same page on x86 and x64? 中进行了讨论。但是对于不牺牲准确性的两个指针，似乎没有特别有效的方法。

方法

从这里开始，假设 ptr1 从 rdi 开始，而 ptr2 从 rsi 开始。负载大小将由常量 LSIZE 表示。

快速假阳性

                                        // cycles, bytes
    movl    %edi, %eax                  // 0     , 2   # assuming mov-elimination
    orl     %esi, %eax                  // 0     , 5   #  which Ice Lake disabled
    andl    $4095, %eax                 // 1     , 10
    cmpl    $(4096 - LSIZE), %eax       // 2     , 15
    ja      L(page_cross)              

    /* less bytes       
    movl    %edi, %eax                  // 0     , 2
    orl     %esi, %eax                  // 1     , 5
    sall    $20, %eax                   // 2     , 8
    cmpl    $(4096 - LSIZE) << 20, %eax // 3     , 13
    ja      L(page_cross)
     */

• 延迟:3c
• 吞吐量:~1.08c 测量值(两个版本)。
• 字节:13b

这种方法很好，因为它速度快，延迟为 3c(假设消除了 movl %edi, %eax)，具有高吞吐量，并且对于前端来说非常紧凑。

明显的缺点是它会有误报，即 rdi = 4000, rsi = 95。我认为它的性能应该作为一个完全正确的解决方案的目标。

较慢但正确

这是我能想到的最好的

                                        // cycles, bytes
    leal    (LSIZE - 1)(%rdi), %eax     // 0     , 4
    leal    (LSIZE - 1)(%rsi), %edx     // 0     , 8
    xorl    %edi, %eax                  // 1     , 11
    xorl    %esi, %edx                  // 1     , 14
    orl     %edx, %eax                  // 2     , 17
    testl   $4096, %eax                 // 3     , 22
    jnz     L(page_cross)

• 延迟:4c
• 吞吐量:~1.75c 测量值(注意 Icelake 的 tput lea 比旧 CPU 更高)
• 字节数:21b

它有 4c 的延迟，这还算不错，但它的吞吐量更差，而且代码占用空间更大。

问题

1. 这些方法中的任何一种都可以在延迟、吞吐量或字节方面得到改进吗？一般来说，我对延迟 > 吞吐量 > 字节数最感兴趣？

我的总体目标是尽可能快地获得正确案例。

编辑:修复了正确版本中的错误。

中央处理器:就我个人而言，我正在为 AVX512 的 CPU 进行调整，因此 Skylake Server、Icelake 和 Tigerlake 但这个问题是针对整个 Sandybridge 系列的。

Answer 1

在 a % 4096 == 4096 - size 处有一个误报，你可以使用这个:

~a & (4096 - size) == 0

转换为汇编:

  not edi
  not esi
  test edi, (4096 - size)
  jz crosses-page-boundary
  test esi, (4096 - size)
  jz crosses-page-boundary
  (2 cycle latency)

说明:对于 size=32，我们希望地址的最后 12 位大于 4096 - 32 = 4064 = 0b1111'1110'0000。我们知道，只有前导 1 位和低 5 位都相同的数字才能等于或大于该数字。我们无法轻松测试所有指定的位是否为 1，因此我们反转位并使用 test edi, (4096 - size) 测试它们是否全为零。

---

请注意，您可以通过使用 neg 而不是不是 (-a = ~a + 1，所以如果所有低 5 位值都是零，那么在反转之后它们变成 1 并且加一将它带入测试区域这使其成为 a % 4096 == 0 的误报，但隐藏了 a % 4096 == 4096 - size 的误报。