verilog - 数组中的个数

Question

我试图在 Verilog 中计算 4 位二进制数的个数，但我的输出是意外的。我尝试了几种方法；这是我认为应该工作的一个，但它没有。

module ones(one,in);
input [3:0]in;
output [1:0]one;

assign one = 2'b00; 
assign one = one+in[3]+in[2]+in[1]+in[0] ;

endmodule

Answer 1

首先，你不能给变量赋值两次。

其次，你的范围是关闭的，2位只能从0到3。你需要一个3位输出才能数到4。

这更像你需要的:

module ones(
  output wire [2:0] one,
  input wire [3:0] in
);

assign one = in[3]+in[2]+in[1]+in[0] ;

endmodule