system-verilog - SV 或 UVM 中的正则表达式-6ren

system-verilog - SV 或 UVM 中的正则表达式

转载作者：行者123 更新时间：2023-12-03 22:43:18

33

4

我需要调用哪些函数才能在 Systemverilog/UVM 中使用正则表达式？

注意:我不是问如何使用正则表达式，只是问方法名。

最佳答案

首先，如果您想使用正则表达式，您需要确保您使用的是与其 DPI 代码一起编译的 UVM 库(即未设置 UVM_NO_DPI 定义) .

您要使用的方法位于 dpi/uvm_regex.svh 中。主要函数是 uvm_re_match(...)，它将正则表达式和要匹配的字符串作为参数。这基本上是 regex.h 库中的 regexec(...) C 函数的包装器。它将在匹配时返回 0。

您可能想要使用的另一个函数是 uvm_glob_to_re(...)，它可以将 glob 表达式(您在 Linux shell 中获得的那种)转换为真正的正则表达式。

关于system-verilog - SV 或 UVM 中的正则表达式，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/29697147/

33

4

0

文章推荐： mysql - 当我发布到我最新的 MySQL 表时出现 ReactJS 错误

文章推荐： javascript - 查询为空 Node Js Sequelize

文章推荐： cryptocurrency - Libra 验证器连接失败

system-verilog - UVM testbench - 将两个不同的驱动程序连接到同一接口(interface)的 "UVM"方法是什么？
在我的 Testbench 中，我有一个需要驱动的接口(interface)。该接口(interface)可以在 2 种不同的模式下驱动，每种模式都有自己的驱动程序协议(protocol)和事务类型。
uvm - uvm_analysis 端口之间的差异
您能否帮助理解以下功能和之间的明显区别: uvm_analysis_export uvm_analysis_port uvm_analysis_imp 我在网上查了一下，有一些解释，比如: https
system-verilog - UVM 共享变量
我对UVM有疑问。假设我有一个带有两个接口(interface)的 DUT，每个接口(interface)都有它的代理，用相同的时钟生成事务。这些事务由记分板上的分析导入(和写入函数)处理。我的问题是
system-verilog - UVM:驱动程序和程序分配的非法组合警告
我的芯片中有一个小块的 UVM 测试台。其中有一个带有驱动程序的代理，该驱动程序在虚拟接口(interface)上驱动数据，如下所示: interface my_if (input bit clk);
system-verilog - UVM 阻塞赋值竞争条件
我对 SystemVerilog 中的竞争条件有疑问，尤其是在 UVM 中。在标准情况下，我们拥有多个驱动程序，它们在时钟的同一前端驱动我们的任务，在记分板中生成一些函数调用。这些调用是同时发生的，它
syntax-error - UVM 序列体任务给出未知的编译错误
我有以下代码块，其中触发了语法错误: virtual task body(); forever begin my_transaction m_req; // Blockin
verilog - 搭载 UVM 错误
是否有一种简单的方法可以在不操作 UVM 库的情况下将自定义函数搭载到 UVM_ERROR 宏中？(即，每当在环境中的任何位置调用 UVM 错误时，我希望我的函数一起被调用与它。) 最佳答案我自己还
system-verilog - 在从属模式下实现 UVM Agent
我在 uvm_agent 中实现了一个从模型。 “奴隶”是指它不能自己发起交易。事务始终由另一方(主 DUT)发起。所以它是一种被动代理(尽管它仍然能够传输回复数据包)。当从设备检测到来自 DUT
printing - 如何使用 UVM 实用函数打印整个队列/数组？
对于使用 `uvm_field_queue_int 实用程序宏的 UVM 对象，调用 my_object.print() 时，UVM 不会打印出整个队列 # ---------------------
printing - 如何使用 UVM 实用函数打印整个队列/数组？
对于使用 `uvm_field_queue_int 实用程序宏的 UVM 对象，调用 my_object.print() 时，UVM 不会打印出整个队列 # ---------------------
c++ - UVM-SystemC库 'make check'错误
我在 uvm-systemc-1.0-alpha1 库的 objdir 中的 make check 中遇到以下错误。 ../configure make make install 命令工作正常。另外，
system-verilog - SV 或 UVM 中的正则表达式
我需要调用哪些函数才能在 Systemverilog/UVM 中使用正则表达式？注意:我不是问如何使用正则表达式，只是问方法名。最佳答案首先，如果您想使用正则表达式，您需要确保您使用的是与其 D
system-verilog - UVM- 在顶部 block 和宏中运行 test()
我正在阅读以下指南: https://colorlesscube.com/uvm-guide-for-beginners/chapter-3-top-block/ 代码 3.2 第 24 行- run
system-verilog - UVM- 在顶部 block 和宏中运行 test()
我正在阅读以下指南: https://colorlesscube.com/uvm-guide-for-beginners/chapter-3-top-block/ 代码 3.2 第 24 行- run
system-verilog - UVM RAL : Randomizing registers in a register model
我有一个用 RAL 建模的大寄存器映射，我想随机化一些寄存器。如果我想单独限制寄存器，那么这很简单: reg_model.register_a.randomize() with {value > 5;
system-verilog - UVM 虚拟音序器 : choose the right child sequencer
我对 UVM 中的虚拟音序器有疑问。假设我有 N 个由 N 个相等的驱动程序驱动的接口(interface)，每个接口(interface)都连接到自己的音序器。我想要做的是进行如下交易: c
arrays - UVM : How to connect multi dimensional arrays in virtual interface?
我在 DUT 中有 5 个 SRAM 实例(== 5 个不同的二维数组)(全部在 verilog 中)。我想从 UVM 测试平台对这些阵列进行后门加载。 SRAM 阵列上有多个驱动程序，来自 DUT
Specman UVM : What is the difference between access a register directly and using read_reg_val()?
我正在为 e 使用 vr_ad 包。我在 vr_ad_reg_file my_reg_file 中定义了一个寄存器 my_reg: reg_def MY_REG MY_REG_FILE 20'h000
system-verilog - 如何使用测试中的 assertoff 来禁用 side uvm 对象中的断言
我正在寻找方法来禁用 side uvm 组件中的断言以进行某些测试。下面的简单代码代表我的环境，并附有要求注释。我以为我可以使用 $assertoff。如果需要额外的仪器来实现这一点，我可以修改 uv
compiler-errors - 如何为 Questa Modelsim 2020 编译 UVM 库？
我从 Intel 下载了 Modelsim，免费版(Modelsim-Intel FPGA 版)。免费版本是 Ubuntu 64 位 LTS 上的 32 位 Modelsim 版本。我通过安装 apt

首页

博学

6Ren·AI

商城

system-verilog - SV 或 UVM 中的正则表达式