- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
关闭。这个问题需要更多 focused .它目前不接受答案。
想改进这个问题?更新问题,使其仅关注一个问题 editing this post .
6年前关闭。
Improve this question
我一直在研究开发用于高清视频捕获的硬件模块。我是一个新手,所以我环顾四周,发现我需要一个 FPGA 开发板来测试我的设计,然后可以通过 ASIC 或 FPGA 本身进行部署。
我发现人们已经用 Verilog/VHDL 编写了内核,我可以直接在我的设计中使用,例如PCIe 接口(interface)模块、DDR3 内存 Controller 模块等。我只需要以逻辑方式连接它们并测试我的设计。
我想知道这些 IP 核的许可是如何工作的。在某些供应商网站上,我看到“SignOnce”等术语。一旦我的设计可行并且我想批量生产它,我如何许可核心?
我知道这可能取决于我从中购买内核的特定供应商,但我只是想大致了解一下,例如一些示例等,或者您过去可能做过类似的事情。
谢谢!
最佳答案
正如其他人所说,有许多许可模式。
opencores 内核的质量参差不齐,因此您可能会发现需要做很多工作才能让它运转起来。另一方面,其中一些确实可以开箱即用。顺便说一句,GPL(其中一些是如何获得许可的)如何影响其余 FPGA 代码的披露仍在争论中:)
在商业许可方面,我的经验是,许多公司仍然要在 ASIC 的思维框架下运营,他们会收取巨额费用。有些人也会按项目许可,或将部分付款作为特许权使用费。
然后您需要考虑您是否只需要“网表”或内核的实际来源。如果您想要来源,请以 10 倍的价格计算。
SignOnce 是一种许可证,这意味着您只需让您的律师检查一次,然后您就可以继续与各个供应商合作,因为他们知道所有供应商的法律术语都是一样的。据我记得,它没有提到商业条款。
一旦你拥有多个核心,让它们都交互也会很有趣。这是与 Xilinx 和 Altera 的 SOC 开发产品集成的 IP 产品的优势之一。它们都是围绕一个公共(public)总线构建的(在 X 和 A 之间当然不同,但至少在它们自己的工具中它是共同的)。这意味着它们可以通过点击的方式连接起来。如果您的 IP 上有完全不同的总线结构,您会发现自己编写了很多胶水代码 :(
关于licensing - FPGA 编程以及 IP 核许可如何工作?,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/1917222/
就目前而言,这个问题不适合我们的问答形式。我们希望答案得到事实、引用资料或专业知识的支持,但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开,visit the
按照目前的情况,这个问题不适合我们的问答形式。我们希望答案得到事实、引用或专业知识的支持,但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开,visit the
我相信在大学时我用从 C 派生的语言为 FPGA 编写了一个程序。我了解 VHDL 和 verilog 等语言。但是,我不明白的是程序员在使用哪个方面有多少选择?它依赖于FPGA吗?我将使用 Xili
在设计 FPGA 系统时,我如何粗略估计给定任务所需的逻辑 block 数量? 有人对我对这些常见设备的期望有一个粗略的数量级吗? 串口 使用 CRC32 的数据包解帧器 8 微核 我看过 www.o
就目前而言,这个问题不适合我们的问答形式。我们希望答案得到事实、引用资料或专业知识的支持,但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开,visit the
我是编程和 FPGA 的新手。我喜欢在我的 Windows 10 PC 上运行一个程序,并喜欢将输入发送到 FPGA,当处理完成后,我喜欢接收输出到同一个程序。是否可能以及如何实现。我需要一些指导才能
我有一个基本问题。我为一些媒体应用程序制作了一些 FPGA 图像和 现在我想在性能和面积方面将我的结果与相同算法的 ASIC 实现的结果进行比较。我听说这样的比较没有意义,因为它有点比较苹果和橘子。但
已关闭。此问题不符合Stack Overflow guidelines 。目前不接受答案。 要求我们推荐或查找工具、库或最喜欢的场外资源的问题对于 Stack Overflow 来说是偏离主题的,因为
我正在用一个小算法修改固件文件 (.jic) JTAG 间接配置文件,但更改文件内的数据使其无法使用,因为文件中某处有一个校验和必须更新。 我需要找到 .jic 文件中的校验和在哪里,并破译使用的算法
我想通过 Xilinx FPGA 的 MGT channel 发送信号(不管是什么类型的信号,只是随机二进制)。这是用于测试 PCB 上的 MGT 走线。我可以实现这一目标的最简单方法是什么?对于常规
我正在使用 Xilinx ISE 14.7 合成器。我能够使用 .coe 文件初始化我的 BRAM 并访问它。我也可以使用 data2mem 工具用新的 .mem 文件更新它并更新我的位文件。这里我已
我在使用 Lattice ICE5LP4K 的内部振荡器时遇到问题。根据 iCE40 振荡器使用指南附录,verilog 中的代码应如下所示: SB_HFOSC OSCInst0 (
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。 我们不允许提问寻求书籍、工具、软件库等的推荐。您可以编辑问题,以便用事实和引用来回答。 关闭 12 个月
我正在尝试在 FPGA 和 x86_64 Linux 机器之间进行 DMA 传输。 在 PC 端,我正在做这个初始化: //driver probe ... pci_set_master(dev);
Xilinx FPGA 中的“切片寄存器”和“切片 LUT”有什么区别? 为什么在 Vertix 5 中切片寄存器的数量等于切片 LUT 的数量,但在 Vertix 6 和 Vertix 7 中切片寄
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。 想改进这个问题?将问题更新为 on-topic对于堆栈溢出。 5年前关闭。 Improve this qu
这是平行线: http://anycpu.org/forum/viewtopic.php?f=13&t=66 它有 64 个内核、1GB RAM、运行 Linux、以太网——每个人都在为它大喊大叫..
我正在设计一个基于 xilinx fpga 上的 microblaze 微处理器的微 Controller 。大部分硬件设置已完成。此时我正在更新的是要在 microblaze 上运行的 c 代码。在
在进行时钟域转换(速率匹配)时,我们通常将数据翻倍以避免亚稳态。双翻牌只会降低亚稳的概率。三重翻牌将进一步减少它。 如何计算亚稳定性和使用的时钟域触发器数量之间的概率/关系? 最佳答案 亚稳定性查询的
我知道在使用这些输入之前需要将所有输入同步到 FPGA 以避免亚稳态。我还意识到需要在单个 FPGA 中同步跨时钟域的信号。这个问题与跨越时钟域无关。 我的问题是定期注册 是否是个好主意?全部 的输入
我是一名优秀的程序员,十分优秀!