simulator - Xilinx 仿真错误 fuse :500

Question

我正在尝试使用 Xilinx ISim 模拟我的 VHDL 代码。

当我尝试为模拟生成测试平台时，模拟器抛出以下错误:

FATAL_ERROR:Simulator:Fuse.cpp:500:1.133 - Failed to compile generated C file isim/

我尝试在使用 ISE 14.3 的 32 位 Ubuntu 12.04、32 位 Windows XP SP3 以及 ISE 14.3 和 64 位 Windows 7 SP1 与以前相同的 ISE 版本上模拟它。

Xilinx 支持提供了重新安装作为解决方案，但这并没有解决问题。

也许 Stack Overflow 上的社区有一个想法？

Answer 1

这是一个工具崩溃，很难在 stackoverflow 上得到答案，至少不提供一些代码和导致问题的步骤。我会得到 Xilinx 支持并打开一个案例——这是他们需要在工具中修复的问题。你能把你的代码作为测试用例提供给他们吗？可能会削减它，使其尽可能简单，同时仍然会导致问题。

由于 secret 性，我永远不能向 EDA 供应商提供生产代码作为测试用例。我经常发现，在创建我可以发送的较小测试用例时，我还能够找到解决原始问题的方法。尝试二分查找程序——删除或黑框设计的一半，看看崩溃是否仍然发生。

还有——你能找到无法编译的特定 C 文件吗？查看它可能会提供有关您的设计中可能导致问题的线索。