caching - L4缓存发生了什么？

Question

Closed. This question needs details or clarity。它当前不接受答案。












想要改善这个问题吗？添加详细信息，并通过 editing this post来解决问题。

7个月前关闭。



Improve this question




关于L4缓存的信息不多，但据我所知，它已在第四代和第五代Intel处理器(2013-2014年)中使用，但已不再是当前一代。

L4不好，无效还是什么？

最佳答案

对于Haswell和Broadwell，eDRAM L4缓存标签驻留在片上L3缓存中。尽管此设置简化了LLC设计，并允许更早地进行标签检查以检查是否从处理器获取数据，但由于必须将这些内存请求转发至片上L3，因此使从其他设备(例如，通过PCIe的独立GPU)访问eDRAM LLC的速度变慢。首先由LLC处理。为了解决这个问题，eDRAM已移至Skylake中DRAM Controller 上的位置(更像是内存侧缓冲区，而不是高速缓存)

引用文献:李安昂等。 “探索和分析现代封装内存对HPC科学内核的实际影响。”高性能计算，网络，存储和分析国际 session 论文集。 ACM，2017年

您可以在下面看到Broadwell，Haswell和Skylake体系结构。

博德韦尔和哈斯韦尔


天空湖

关于caching - L4缓存发生了什么？，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/40864852/

上一篇：ruby-on-rails - Rails - 如何接受一组 JSON 对象

下一篇：在 R studio 中成功运行应用程序，但在 Shiny 服务器中运行失败

相关文章：

caching - 在内存中缓存大量数据

c - 在出错的情况下从返回结构类型的函数返回什么？

python - cProfile 占用大量内存

C valgrind内存泄漏

optimization - Zend 中的 HTML 压缩

c# - 在 asp.net 环境中处理缓存

.net - 如何创建行特定的 sql 缓存依赖项？

python - 使用 iPython 避免_pycache_

c# - 确定性不变的 Actions 和 Funcs 是否由 JIT 内联？

通过强制转换在 uint8_t[8] 和 uint64_t 之间安全转换？

Answer 1

对于Haswell和Broadwell，eDRAM L4缓存标签驻留在片上L3缓存中。尽管此设置简化了LLC设计，并允许更早地进行标签检查以检查是否从处理器获取数据，但由于必须将这些内存请求转发至片上L3，因此使从其他设备(例如，通过PCIe的独立GPU)访问eDRAM LLC的速度变慢。首先由LLC处理。为了解决这个问题，eDRAM已移至Skylake中DRAM Controller 上的位置(更像是内存侧缓冲区，而不是高速缓存)

引用文献:李安昂等。 “探索和分析现代封装内存对HPC科学内核的实际影响。”高性能计算，网络，存储和分析国际 session 论文集。 ACM，2017年

您可以在下面看到Broadwell，Haswell和Skylake体系结构。

博德韦尔和哈斯韦尔


天空湖