- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
我正在为 ARM Cortex-M3(NXP 的 LCP17xx)创建代码。到目前为止,我一直在使用静态内存,一切都运行良好。我试图添加动态内存支持,但是一旦我调用 malloc,系统就会卡住。
我正在用 gcc 编译 arm 裸机,并使用 newlib。版本:gcc-arm-none-eabi-4_6-2012q1
为了添加对 malloc 的支持,我实现了一个简单的 _sbrk 函数并修改了我的链接器脚本为堆腾出一些空间(我已经阅读了许多关于这部分的不同教程,但没有一篇涵盖我接下来遇到的问题)。
在一些 LED 的帮助下,我可以确定代码一直运行到调用 malloc
为止。 ,然后它不会继续。它甚至没有到达我的_sbrk
功能。此外,它会卡在对 sizeof
的调用中。 ,如果我包括对 malloc
的调用稍后在代码中。
那么,调用 malloc
时我会做错什么?代码在没有到达 _sbrk
的情况下就卡住了还是返回?
盯着malloc
时生成的内存图看了半天call 包含在内,如果不包含,我怀疑它与 malloc
使用的结构有关.
这是定义 ram 内存的 ld 脚本的一部分:
.bss :
{
_start_bss = .;
*(.bss)
*(COMMON)
_ebss = .;
. = ALIGN (8);
_end = .;
} >sram
. = ALIGN(4);
_end_bss = .;
. = ALIGN(256);
_start_heap = .;
PROVIDE( __cs3_heap_start = _start_heap)
_end_stack = 0x10008000;
*(COMMON)
0x1000000c _ebss = .
0x10000010 . = ALIGN (0x8)
*fill* 0x1000000c 0x4 00
0x10000010 _end = .
0x10000010 . = ALIGN (0x4)
0x10000010 _end_bss = .
0x10000100 . = ALIGN (0x100)
0x10000100 _start_heap = .
*(COMMON)
COMMON 0x10000848 0x4 ...arm-none-eabi/lib/armv7-m/libc.a(lib_a-reent.o)
0x10000848 errno
0x1000084c _ebss = .
0x10000850 . = ALIGN (0x8)
*fill* 0x1000084c 0x4 00
0x10000850 _end = .
.bss.__malloc_max_total_mem
0x10000850 0x4
.bss.__malloc_max_total_mem
0x10000850 0x4 ...arm-none-eabi/lib/armv7-m/libc.a(lib_a-mallocr.o)
0x10000850 __malloc_max_total_mem
(...) It goes on (...)
0x1000085c __malloc_current_mallinfo
0x10000884 . = ALIGN (0x4)
0x10000884 _end_bss = .
0x10000900 . = ALIGN (0x100)
0x10000900 _start_heap = .
最佳答案
所以,经过大约 10 个小时的调试,我终于让它工作了。问题出在链接描述文件中。但是,我发布的不是bss部分,而是文本和数据部分。这是有效的脚本。
OUTPUT_FORMAT("elf32-littlearm")
OUTPUT_ARCH(arm)
ENTRY(_startup)
MEMORY
{
rom (rx) : ORIGIN = 0x00000000, LENGTH = 512K
ram (rwx) : ORIGIN = 0x10000000, LENGTH = 32K
}
/* Define the top our stack at the end of SRAM */
_end_stack = 0x10008000;
EXTERN(__interrupt_vector_table);
SECTIONS
{
.text :
{
/* Insert the interrupt vector table first */
__interrupt_vector_table = .;
*(.interrupt_vector_table)
/* Startup assembly */
*(.startup)
/* Rest of the code (C) */
*(.text) *(.text.*) *(.glue_7) *(.glue_7t)
*(.vfp11_veneer)
*(.ARM.extab* .gnu.linkonce.armextab.*)
*(.rodata) *(.rodata.*)
. = ALIGN(8);
_end_text = .;
_start_datai = .;
} >rom
.data :
{
_start_data = .;
*(vtable)
*(.data) *(.data.*)
. = ALIGN (8);
_end_data = .;
} >ram AT >rom
.data_init : { _end_datai = .; } >rom
__exidx_start = .;
.ARM.exidx : { *(.ARM.exidx* .gnu.linkonce.armexidx.*) } > rom
__exidx_end = .;
.bss :
{
_start_bss = .;
*(.bss)
*(COMMON)
} >ram
. = ALIGN(4);
_end_bss = .;
. = ALIGN(256);
_start_heap = .;
PROVIDE( __cs3_heap_start = _start_heap);
/* Linker wants .eh_frame section defined because of gcc 4.4.X bug,
* just discard it here. */
/DISCARD/ : { *(.eh_*) }
}
_end = .;
PROVIDE(end = .);
extern unsigned int _start_data;
extern unsigned int _end_data;
extern unsigned int _start_datai;
extern unsigned int _end_datai;
void init(void) {
// (...) Other stuff
// Initialize Global Variables
uint32_t* data_begin = (uint32_t*) &_start_data;
uint32_t* data_end = (uint32_t*) &_end_data;
uint32_t* datai_begin = (uint32_t*) &_start_datai;
uint32_t* datai_end = (uint32_t*) &_end_datai;
while(data_begin < data_end)
{
*data_begin = *datai_begin;
data_begin++;
datai_begin++;
}
关于arm - 在 ARM Cortex-M3 中使用 newlib 的 malloc,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/10467244/
Cortex M23/33 的 TrustZone 和 Cortex A 的 TrustZone 有什么区别?我可以开始在 Cortex A 处理器上构建我的 Cortex M23 应用程序原型(pr
Cortex-M3 的初始堆栈指针值位于 0x0 且复位处理程序位于 0x4 的原因是什么?这样做的设计理由是什么? 为什么 ARM 人员不能像对待 Cortex-A 那样将 0x0 留给重置处理程序
为一家公司构建的 Cortex A5 编写的代码能否轻松移植到另一家公司构建的 Cortex A9 上? 我想编写一些在 Atmel 的 SAMA5D4 上运行的裸机 C 代码(Cortex A5),
我决定按照本指南在 XU4 上编译 Qt5.8: http://freecode.hu/sbcomp/2016/08/15/compiling-qt-5-8-on-odroid-xu4/但在第 4 步
我正在使用 Sourcery CodeBench Lite 2012.03-56 编译器和 gdb 套件 texane gdb server . 今天我想尝试使用便宜的 STM32VLDISCOVER
我想知道ARM内核(Cortex-A系列处理器)访问内存的顺序?从内核生成的虚拟地址到内存,再从内存传输指令/数据到内核。考虑核心已经为一些数据/指令生成了一个虚拟地址并且 TLB 有一个未命中,那么
据我了解,Cortex M0/M3 处理器只有一个存储空间来保存指令和数据,并且只能通过内存总线接口(interface)进行访问。因此,如果我理解正确,处理器必须在每个时钟周期读取一条新指令才能进入
Cortex-A57 优化指南指出,大多数在 128 位向量数据上运行的整数指令可以双发出(第 24 页,整数基本 F0/F1,逻辑 F0/F1,执行吞吐量 2)。 然而,根据我们的内部(综合)基准测
很难说出这里问的是什么。这个问题是含糊的、模糊的、不完整的、过于宽泛的或修辞性的,无法以目前的形式得到合理的回答。如需帮助澄清此问题以便重新打开它,visit the help center 。 已关
我正在使用 Cortex管理一些用于 React 应用程序的数据。 Cortex's API listing列出了一些只存在于数组上的方法,即 filter 和 find。 给定一个对象: var s
我有一个 KL17,我正在尝试编写一个引导加载程序以允许 OTA 更新。我无法跳转到用户应用程序,这就是我正在尝试的。 void JumpToUserApplication(uint32_t user
我正在尝试调试基于运行 FreeRTOS 的 STM32F3 uC 的应用程序。我已在应用程序的线程上下文中的随机位置手动将 PSP 设置为无效值(例如 0),希望触发 memManageFault/
我有一个关于在 cortex m3 中使用信号量的问题。我发现了一个线程“ARM cortex:mutex using bit banding”ARM cortex: mutex using bit
我已经阅读了有关 Cortex-M3(或 M0)的 ARM 文档,它说它可以用作 NVIC Controller 内的电平感应或脉冲(边沿)中断。问题是,如果这是通过软件完成的,那么如何做到这一点相当
Cortex M架构,典型就是STM32系列,比如STM32F103(Cortex M3)。 Cortex A架构,可以细分为Cortex A7,Cortex A8,Cortex A9,Cor
我正在尝试通过编写自己的启动代码和链接器脚本来学习 ARM 处理器的启动过程。我使用的芯片是LPC810,我遵循了http://midibel.com/blink0.html中的示例, 两个例子都在我
有一个比较: if( val0 > val1 ) 其中val0和val1是双变量。 Apple LLVM编译器生成的代码是 +0x184 vcmpe.f64
在 ARM documentation ,它提到 The Cortex-M4 processor supports ARMv7 unaligned accesses, and performs all
我或多或少有关于 Cortex-M 异常(IRQ 中断)的理论问题。假设我们有两个由同一外部信号触发的外部中断 PINT0 和 PINT1。两个中断(在 NVIC 寄存器 IPR0 中)设置相同的优先
我编写了(IMO)几乎最简单的 ARM 应用程序,但它不起作用:)可能出什么问题了?错过了什么? 闪存写入和 CPU 复位后,寄存器中存在垃圾。 请友善,如果你知道,请告诉我必须做什么才能运行最简单的
我是一名优秀的程序员,十分优秀!