- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
好的,我知道一遍又一遍地询问了相关问题,并且我读到了关于此问题的几乎所有内容,但是事情仍然不清楚。可能也是因为我发现并阅读了彼此矛盾的东西(也许是因为它们来自不同的时代,它们指的是具有不同计算能力的设备,两者之间似乎有很大的差距)。我希望提高效率,以减少执行时间,因此我需要确切知道一次可以并行运行多少个线程/线程/块。我也在考虑将其推广,并仅根据我知道必须执行的操作数(对于更简单的程序)和系统规格来计算要传递给内核的最佳线程和块数。
我有一个GTX 550Ti,btw具有2.1的计算能力。
4个SM x 48个内核= 192个CUDA内核
好的,所以我不清楚的是:
一个多处理器(SM)上可以在AT ONCE(并行)上运行多个块吗?我读到最多可以为一个SM分配8个块,但是关于它们的运行方式却一无所获。从我每个SM的最大线程数(1536)刚好大于我每个块的最大线程数(1024)的事实,我认为这些块不是并行运行的(可能是1个半?)。或者至少没有,如果我有最大数量的线程。另外,如果我将块数设置为4(我的SM数),是否会将它们分别发送到其他SM?
还是我无法真正控制所有这些如何在硬件上分配,然后这才是争论的焦点,我的执行时间将根据设备的异想天开而有所不同...
其次,我知道一个块会将其线程分为并行运行的32个线程组(称为扭曲)。现在,这些扭曲(假设它们彼此之间没有关系)也可以并行运行吗?因为在Fermi架构中它指出同时执行2个warp,因此从每个warp向一组16(?)内核发送一条指令,而在其他地方我读到每个内核都处理warp,这可以解释1536个最大线程( 32 * 48),但似乎有点多。 1个CUDA核心可以同时处理32个线程吗?
简而言之,我要问的是:(例如)如果我要在第三个 vector 中求和两个 vector ,我应该给它们两个长度(操作的nr个),以及如何将它们分成块和线程我的设备以最大容量同时(并行)工作(没有空闲的核心或SM)。
很抱歉,如果以前有人问过我,但我没有或没有看到它。希望您能够帮助我。谢谢!
最佳答案
工作的分配和并行执行由启动配置和设备确定。启动配置指出网格尺寸,块尺寸,每个线程的寄存器以及每个块的共享内存。根据此信息和设备,您可以确定可以在设备上同时执行的块和扭曲的数量。在开发内核时,通常会查看SM上可以激活的扭曲与设备中每个SM的最大扭曲数之比。这称为理论占用率。 CUDA Occupancy Calculator可用于调查不同的启动配置。
启动网格时,计算工作分配器将栅格化网格并将线程块分配给SM,并将为线程块分配SM资源。如果SM具有足够的资源,则可以在SM上同时执行多个线程块。
为了启动warp,SM将warp分配给warp调度器,并为warp分配寄存器。在这一点上,经线被认为是 Activity 经线。
每个扭曲调度程序管理一组扭曲(在Fermi上为24,在Kepler上为16)。没有停滞的经纱称为合格经纱。在每个周期中,warp调度程序都会选择一个合格的warp,并将该warp的指令发布给执行单元,例如int / fp单元, double 浮点单元,特殊功能单元,分支解析单元和负载存储单元。执行单元是流水线式的,允许许多扭曲在每个周期中有1条或更多条飞行中的指令。 Warp可能因指令获取,数据依赖项,执行依赖项,障碍等而停滞。
每个内核都有不同的最佳启动配置。 Nsight Visual Studio Edition和NVIDIA Visual Profiler等工具可以帮助您调整启动配置。我建议您尝试以灵活的方式编写代码,以便尝试多种启动配置。我将从使用至少为您提供50%占用率的配置开始,然后尝试增加和减少占用率。
每个问题的答案
问:可以在多处理器(SM)上以并行方式在AT ONCE上运行多个块吗?
是的,最大数量取决于设备的计算能力。 See Tabe 10. Technical Specifications per Compute Capability : Maximum number of residents blocks per multiprocessor确定值。通常,启动配置会限制运行时间值。有关更多详细信息,请参见占用计算器或NVIDIA分析工具之一。
问:从我每个SM的最大线程数(1536)刚好大于我每个块的最大线程数(1024)的事实来看,我认为这些块不是并行运行的(可能是1个半?)。
启动配置确定每个SM的块数。设置每个块的最大线程数与每个SM的最大线程数之比,以使开发人员在分区方式上更具灵活性。
问:如果我将块数设置为4(我的SM数),是否会将它们分别发送到其他SM?还是我无法真正控制所有这些如何在硬件上分配,然后这才是争论的焦点,我的执行时间将根据设备的异想天开而有所不同...
您对工作分配的控制有限。您可以通过分配更多的共享内存来限制占用量,从而人为地进行控制,但这是高级优化。
问:其次,我知道一个块会将其线程分为并行运行的32个线程组,称为扭曲。现在,这些扭曲(假设它们彼此之间没有关系)也可以并行运行吗?
是的,经纱可以并行运行。
问:因为在Fermi架构中,它指出同时执行2个扭曲
每个Fermi SM具有2个经纱调度程序。每个warp调度程序可以在每个周期内调度1个warp的指令。指令执行是流水线的,因此每个循环中许多warp可以有1条或更多条指令在运行中。
问:从每个扭曲向一组16(?)内核发送一条指令,而在其他地方,我读到每个内核都处理扭曲,这可以解释1536个最大线程(32x48),但看起来有些过多。 1个CUDA核心可以同时处理32个线程吗?
是。 CUDA核心是整数和浮点执行单元的数量。 SM还有我上面列出的其他类型的执行单元。 GTX550是CC 2.1设备。在每个周期中,SM可能每个周期最多分配4条指令(128个线程)。根据执行的定义,每个周期中运行的线程总数可能在数百到数千之间。
关于cuda - CUDA block 和经线,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/15527133/
这是我关于 Stack Overflow 的第一个问题,这是一个很长的问题。 tl;dr 版本是:我如何使用 thrust::device_vector如果我希望它存储不同类型的对象 DerivedC
我已使用 cudaMalloc 在设备上分配内存并将其传递给内核函数。是否可以在内核完成执行之前从主机访问该内存? 最佳答案 我能想到的在内核仍在执行时启动 memcpy 的唯一方法是在与内核不同的流
是否可以在同一节点上没有支持 CUDA 的设备的情况下编译 CUDA 程序,仅使用 NVIDIA CUDA Toolkit...? 最佳答案 你的问题的答案是肯定的。 nvcc编译器驱动程序与设备的物
我不知道 cuda 不支持引用参数。我的程序中有这两个函数: __global__ void ExtractDisparityKernel ( ExtractDisparity& es)
我正在使用 CUDA 5.0。我注意到编译器将允许我在内核中使用主机声明的 int 常量。但是,它拒绝编译任何使用主机声明的 float 常量的内核。有谁知道这种看似差异的原因? 例如,下面的代码可以
自从 CUDA 9 发布以来,显然可以将不同的线程和 block 分组到同一组中,以便您可以一起管理它们。这对我来说非常有用,因为我需要启动一个包含多个 block 的内核并等待所有 block 都同
我需要在 CUDA 中执行三线性插值。这是问题定义: 给定三个点向量:x[nx]、y[ny]、z[nz] 和一个函数值矩阵func[nx][ny][nz],我想在 x、y 范围之间的一些随机点处找到函
我认为由于 CUDA 可以执行 64 位 128 位加载/存储,因此它可能具有一些用于加/减/等的内在函数。像 float3 这样的向量类型,在像 SSE 这样更少的指令中。 CUDA 有这样的功能吗
我有一个问题,每个线程 block (一维)必须对共享内存内的一个数组进行扫描,并执行几个其他任务。 (该数组最多有 1024 个元素。) 有没有支持这种操作的好库? 我检查了 Thrust 和 Cu
我对线程的形成和执行方式有很多疑惑。 首先,文档将 GPU 线程描述为轻量级线程。假设我希望将两个 100*100 矩阵相乘。如果每个元素都由不同的线程计算,则这将需要 100*100 个线程。但是,
我正在尝试自己解决这个问题,但我不能。 所以我想听听你的建议。 我正在编写这样的内核代码。 VGA 是 GTX 580。 xxxx >> (... threadNum ...) (note. Shar
查看 CUDA Thrust 代码中的内核启动,似乎它们总是使用默认流。我可以让 Thrust 使用我选择的流吗?我在 API 中遗漏了什么吗? 最佳答案 我想在 Thrust 1.8 发布后更新 t
我想知道 CUDA 应用程序的扭曲调度顺序是否是确定性的。 具体来说,我想知道在同一设备上使用相同输入数据多次运行同一内核时,warp 执行的顺序是否会保持不变。如果没有,是否有任何东西可以强制对扭曲
一个 GPU 中可以有多少个 CUDA 网格? 两个网格可以同时存在于 GPU 中吗?还是一台 GPU 设备只有一个网格? Kernel1>(dst1, param1); Kernel1>(dst2,
如果我编译一个计算能力较低的 CUDA 程序,例如 1.3(nvcc 标志 sm_13),并在具有 Compute Capability 2.1 的设备上运行它,它是否会利用 Compute 2.1
固定内存应该可以提高从主机到设备的传输速率(api 引用)。但是我发现我不需要为内核调用 cuMemcpyHtoD 来访问这些值,也不需要为主机调用 cuMemcpyDtoA 来读取值。我不认为这会奏
我希望对 CUDA C 中负载平衡的最佳实践有一些一般性的建议和说明,特别是: 如果经纱中的 1 个线程比其他 31 个线程花费的时间长,它会阻止其他 31 个线程完成吗? 如果是这样,多余的处理能力
CUDA 中是否有像 opencl 一样的内置交叉和点积,所以 cuda 内核可以使用它? 到目前为止,我在规范中找不到任何内容。 最佳答案 您可以在 SDK 的 cutil_math.h 中找到这些
有一些与我要问的问题类似的问题,但我觉得它们都没有触及我真正要寻找的核心。我现在拥有的是一种 CUDA 方法,它需要将两个数组定义到共享内存中。现在,数组的大小由在执行开始后读入程序的变量给出。因此,
经线是 32 根线。 32 个线程是否在多处理器中并行执行? 如果 32 个线程没有并行执行,则扭曲中没有竞争条件。 在经历了一些例子后,我有了这个疑问。 最佳答案 在 CUDA 编程模型中,warp
我是一名优秀的程序员,十分优秀!