gpt4 book ai didi

verilog - 在 Verilog 中使用带有输入或输出的 wire 或 reg

转载 作者:行者123 更新时间:2023-12-03 08:23:37 24 4
gpt4 key购买 nike

当您将某些内容声明为输入或输出时,您怎么知道是否还必须将其声明为 regwire ?

最佳答案

regwire指定对象的分配方式,因此仅对输出有意义。

如果您计划按顺序代码分配输出,例如在 always 内块,将其声明为 reg (这确实是 Verilog 中“变量”的用词不当)。否则,它应该是 wire ,这也是默认值。

关于verilog - 在 Verilog 中使用带有输入或输出的 wire 或 reg,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/5360508/

24 4 0
Copyright 2021 - 2024 cfsdn All Rights Reserved 蜀ICP备2022000587号
广告合作:1813099741@qq.com 6ren.com