arrays - 将整个 2D 压缩数组分配给具有相同元素数量的 1D 压缩数组

Question

我有以下信号:

logic [X-1:0][Y-1:0] twoDim;
logic [(X*Y)-1:0]    oneDim;

我想将整个 twoDim 分配给 oneDim 即如果我写了这样的东西:

assign oneDim = twoDim;

并且参数 X = 5 那么我希望行为与以下内容相同:

assign oneDim = { twoDim[4], twoDim[3], twoDim[2], twoDim[1], twoDim[0] };

对于 X、Y 的所有可能值(int unsigned)，如何在 Synthesizable SystemVerilog 中简洁地完成此操作？

Answer 1

对于打包聚合类型，您不需要经历所有这些麻烦。以下内容就足够了。系统 verilog 允许分配兼容类型的数组 (7.6)。

   assign oneDim = twoDim;