verilog - Verilog自动任务

Question

如果在Verilog中使用自动关键字声明任务，那意味着什么？

task automatic do_things;
  input [31:0] number_of_things;
  reg [31:0] tmp_thing;
  begin
    // ...
  end
endtask;

注意:这个问题主要是因为我很好奇网站上是否有任何硬件程序员。 :)

Answer 1

这意味着任务是可重入的-任务中声明的项目是动态分配的，而不是在任务的不同调用之间共享。

你看-我们中有些人做Verilog ...(ugh)