Verilog-A 和 Verilog ；它们是一样的吗？

Question

• Verilog-A 与 Verilog 相同吗？
• 有 Verilog-A 的测试编译器吗？

因为当我在ModelSim上粘贴一些Verilog-A的源代码时，总是会出现一些无法消除的错误。 ModelSim 可以运行 Verilog-A 吗？

Answer 1

Verilog-A 和 Verilog 相关但又截然不同。

Verilog 首先被标准化，通常用于描述数字电路和测试平台的行为。 Verilog 是事件驱动的。可以在测试平台中模拟模拟行为，但模拟行为的建模可能很困难。

Verilog-a 后来被标准化，并且基于 verilog 的语法。它用于模拟电路建模。这两种语言不兼容，都具有对方不支持的结构。 Verilog-a 可以模拟连续时间行为，如香料/幽灵模拟器。它不能很好地模拟数字行为。Modelsim 或其他“Verilog 模拟器”不支持 Verilog-a - 它主要由 SPICE 模拟器支持。

Verilog-AMS 是 Verilog-a 的演变，它允许模拟和数字结构在同一文件/ block 中共存。然而，它同样只支持现代 verilog 的一个子集。标准 Verilog 模拟器不支持它 - 同样，模拟/spice/spectre 模拟器支持更多。