audio - 如何在Nexys DDR 4 FPGA上生成音频声音输出-6ren

audio - 如何在Nexys DDR 4 FPGA上生成音频声音输出

转载作者：行者123 更新时间：2023-12-03 01:45:04

27

4

我想尝试使用Nexys 4产生汽车声音。我需要将声音存储在ROM中吗？创建声音的步骤是什么？我正在使用verilog。谢谢

最佳答案

Nexys 4板不包含音频编解码器，但包含一个简单的低通(或带通)滤波器，可从PWM信号产生声音。

编程上的挑战是创建一个PWM信号，其占空比代表声音输出信号的当前电平。

我会考虑以下伪代码(此处类似于C，而不是Verilog):

signed int levelAccu = 0;

on_Every_Clock_Edge()
{
    int level = getCurrentSoundLevel();
    levelAccu += level;
    if(levelAccu > 0)
    {
        setOutputPin(HIGH);
        levelAccu -= MAX_LEVEL;
    }
    else
    {
        setOutputPin(LOW);
        levelAccu -= MIN_LEVEL;
    }
}

而:
getSoundLevel()表示声音输出的当前所需“级别”。 (如果使用采样的声音，则当前采样的值。)
MAX_LEVEL和 MIN_LEVEL是“级别”的最大值和最小值。示例:如果要播放存储为8位带符号值的声音，则可以使用 MAX_LEVEL=127和 MIN_LEVEL=-128。

寄存器 levelAccu应该比 level多1或2位。

请注意，时钟沿必须比音频的采样率快得多。

Do I need to store the sound in ROM?

取决于您要创建哪种声音。

如果要播放录制的声音样本，则必须将其存储在某些内存(RAM，ROM ...)中。

如果要以编程方式生成声音(例如正弦波)，则不必存储它们。

顺便说一句

您的问题不是Verilog特有的，而是与常见的FPGA和与FPGA靠近的电路有关。

因此，“electronics.stackexchange.com”应该确实是解决此类问题的最佳场所。

关于audio - 如何在Nexys DDR 4 FPGA上生成音频声音输出，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/44219932/

27

4

0

文章推荐： php - Elasticsearch日期范围不起作用

文章推荐： c# - NEST:在条件下添加术语查询

文章推荐： c# - 如何找到WMP网址的文件名和文件路径？

fpga - 开源现场可编程门阵列 (FPGA) 开发工具
就目前而言，这个问题不适合我们的问答形式。我们希望答案得到事实、引用资料或专业知识的支持，但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开，visit the
fpga - 带有 FPGA 的国际象棋引擎
按照目前的情况，这个问题不适合我们的问答形式。我们希望答案得到事实、引用或专业知识的支持，但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开，visit the
fpga - 语言如何与 FPGA 相关？
我相信在大学时我用从 C 派生的语言为 FPGA 编写了一个程序。我了解 VHDL 和 verilog 等语言。但是，我不明白的是程序员在使用哪个方面有多少选择？它依赖于FPGA吗？我将使用 Xili
fpga - 满足 FPGA 设备要求的最佳方法
在设计 FPGA 系统时，我如何粗略估计给定任务所需的逻辑 block 数量？有人对我对这些常见设备的期望有一个粗略的数量级吗？串口使用 CRC32 的数据包解帧器 8 微核我看过 www.o
fpga - 想要开始使用 FPGA——加快速度？
就目前而言，这个问题不适合我们的问答形式。我们希望答案得到事实、引用资料或专业知识的支持，但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开，visit the
fpga - Windows 程序如何将输入传输到 FPGA 并获得输出
我是编程和 FPGA 的新手。我喜欢在我的 Windows 10 PC 上运行一个程序，并喜欢将输入发送到 FPGA，当处理完成后，我喜欢接收输出到同一个程序。是否可能以及如何实现。我需要一些指导才能
fpga - FPGA 与 ASIC 设计的比较
我有一个基本问题。我为一些媒体应用程序制作了一些 FPGA 图像和现在我想在性能和面积方面将我的结果与相同算法的 ASIC 实现的结果进行比较。我听说这样的比较没有意义，因为它有点比较苹果和橘子。但
fpga - 可以购买哪些 FPGA(现场可编程门阵列)在家中进行实验？
已关闭。此问题不符合Stack Overflow guidelines 。目前不接受答案。要求我们推荐或查找工具、库或最喜欢的场外资源的问题对于 Stack Overflow 来说是偏离主题的，因为
fpga - Altera FPGA .jic 文件中的校验和
我正在用一个小算法修改固件文件 (.jic) JTAG 间接配置文件，但更改文件内的数据使其无法使用，因为文件中某处有一个校验和必须更新。我需要找到 .jic 文件中的校验和在哪里，并破译使用的算法
fpga - 通过 Xilinx FPGA 的 MGT 传输信号的最简单方法是什么？
我想通过 Xilinx FPGA 的 MGT channel 发送信号(不管是什么类型的信号，只是随机二进制)。这是用于测试 PCB 上的 MGT 走线。我可以实现这一目标的最简单方法是什么？对于常规
fpga - 从 PC 读取 FPGA block RAM
我正在使用 Xilinx ISE 14.7 合成器。我能够使用 .coe 文件初始化我的 BRAM 并访问它。我也可以使用 data2mem 工具用新的 .mem 文件更新它并更新我的位文件。这里我已
fpga - 莱迪思 ICE5LP4K FPGA : How to add HFOSC to user vhdl
我在使用 Lattice ICE5LP4K 的内部振荡器时遇到问题。根据 iCE40 振荡器使用指南附录，verilog 中的代码应如下所示: SB_HFOSC OSCInst0 (
fpga - 在 Nexys-A7-100T FPGA 上实现裸机 RISC-V
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。我们不允许提问寻求书籍、工具、软件库等的推荐。您可以编辑问题，以便用事实和引用来回答。关闭 12 个月
fpga - 从 PC 到 FPGA 的 DMA PCIe 读取传输
我正在尝试在 FPGA 和 x86_64 Linux 机器之间进行 DMA 传输。在 PC 端，我正在做这个初始化: //driver probe ... pci_set_master(dev);
fpga - Xilinx FPGA 中的 Slice 寄存器和 Slice LUT 有什么区别？
Xilinx FPGA 中的“切片寄存器”和“切片 LUT”有什么区别？为什么在 Vertix 5 中切片寄存器的数量等于切片 LUT 的数量，但在 Vertix 6 和 Vertix 7 中切片寄
fpga - 如何在 zynq 7020 上使用 C/C++ 实现 FPGA 协处理？
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。想改进这个问题？将问题更新为 on-topic对于堆栈溢出。 5年前关闭。 Improve this qu
performance - Parallela FPGA-与 GPU 和昂贵的 FPGA 相比，64 核的性能如何？
这是平行线: http://anycpu.org/forum/viewtopic.php?f=13&t=66 它有 64 个内核、1GB RAM、运行 Linux、以太网——每个人都在为它大喊大叫..
fpga - 将 XILINX XPS 与 Microblaze 结合使用 - 对 fpga 进行编程的最快方法
我正在设计一个基于 xilinx fpga 上的 microblaze 微处理器的微 Controller 。大部分硬件设置已完成。此时我正在更新的是要在 microblaze 上运行的 c 代码。在
fpga - 翻转和亚稳态之间的关系
在进行时钟域转换(速率匹配)时，我们通常将数据翻倍以避免亚稳态。双翻牌只会降低亚稳的概率。三重翻牌将进一步减少它。如何计算亚稳定性和使用的时钟域触发器数量之间的概率/关系？最佳答案亚稳定性查询的
fpga - 是否需要注册每个硬件核心的输入和输出？
我知道在使用这些输入之前需要将所有输入同步到 FPGA 以避免亚稳态。我还意识到需要在单个 FPGA 中同步跨时钟域的信号。这个问题与跨越时钟域无关。我的问题是定期注册是否是个好主意？全部的输入

首页

博学

6Ren·AI

商城

audio - 如何在Nexys DDR 4 FPGA上生成音频声音输出