audio - Nexys 4上的信号启用音频输出

Question

我每个人! :D我在大学中间。项目，基本上就是用FPGA和Verilog制作音频均衡器。我们已经完成了所有寄存器，数据捕获，分频器以及PWM的工作，并且我们即将使信号通过Nexys内部的滤波器，然后到达最终的音频输出。所以，我的问题是:
我是否必须做出某种使能信号才能听到输出中的声音？

Here is the user manual

Answer 1

如果查看Nexys 4 schematics，则有两个信号AUD_PWM和AUD_SD从FPGA(第7页)流向音频插孔的音频放大器(引用手册的第3页，也是第27页)。根据AD8592的数据表，SD表示关闭。必须将AD8592中两个放大器的SD输入驱动为高电平，且最小高压为2.4V。

这是一个使能。

我没有在引用手册中看到SD引脚连接到放大器。

有一个针对ISE 14.5的VHDL演示项目，其中显示了名为pdm_data_o的AUD_PWM和名为pdm_en_o的AUD_SD。我尚未下载Vivado版本以查看其是否包含Verilog。这足以在UCF中找到它们。

ISE UCF中的运算符称为ampPWM和ampSD。