header - SystemC 和 Verilog 之间的通用头文件

Question

我有一个使用 Verilog 和 C(准确地说是 SystemC)的应用程序。我想看看是否有办法拥有一个可以在整个应用程序中使用的通用头文件？

这样:

#define FOO 4

不必在另一个 verilog 文件中重复

`定义 FOO 4

Answer 1

一些模拟器将允许您在编译期间从命令行定义宏，并将定义传递给 SystemC 和 Verilog。检查你的模拟器手册，如果支持的话，它应该看起来像 -defineall FOO=4 的 +define+FOO=4 。

另一种方法是创建一个脚本来为您生成转换后的 header 。这样你就只维护一个文件。如果您还想在 SystemVerilog 和 SystemC 之间共享 struct、typedef 和 enum，那么这种方法会更好。