arm - 什么是 PDE 缓存？

Question

我有以下基于 ARM 的 SoC 的规范:

• L1 数据缓存 = 32 KB、64 B/行、2 路、LRU
• L2 缓存 = 1 MB、64 B/行、16 路
• L1 数据 TLB(用于加载):32 个条目，完全关联
• L2 数据 TLB:512 个条目，4 路
• PDE 缓存:16 个条目(每 1 MB 虚拟空间一个条目)

我想知道 PDE 缓存是什么？我猜它与 TLB 类似，但我不确定。

回答
看来PDE(页目录条目)是Intermediate table walk cache这确实可以与 TLB 分开实现。

The Cortex-A15 MPCore processor implements dedicated caches that store intermediate levels of translation table entries as part of a table walk.

Answer 1

PDE(“页目录条目”)是顶级^*页表条目的 x86 架构术语 - 相当于 ARM VMSA 术语中的“第一级描述符”。

假设this是问题中数据的来源，它大概指的是 Cortex-A15 的 "intermediate table walk cache" ，这并不完全合适，因为它实际上可以缓存 any level of translation .

_{* 至少在 IA-32 中 - 64 位模式的级别高于此}