system-verilog - 有没有一种方法可以在用户调用 $finish 后执行代码块？

Question

我们希望能够在每次 SystemVerilog 测试结束时提供预定义的待完成事项列表。由于多人正在处理这个项目，如果他们不必考虑我们在后台所做的事情，而只需在测试结束时调用 $finish ，那就太好了通常。我知道我们可以创建自己的自定义 $finish 宏，但我们宁愿不必更改预先存在的测试。

SystemVerilog 中是否有任何方法可以在 $finish 调用后运行一段代码？使用 UVM 之类的东西不是一个选择。我环顾四周，但似乎找不到执行此行为的东西。

Answer 1

final 关键字可以帮助您解决此问题。请参阅 IEEE Std 1800-2017，第 9.2.3 节最终程序:

A final procedure executes when simulation ends due to an explicit orimplicit call to $finish .

一个限制是它在零时间内执行，这意味着您不能有任何延迟等。请阅读完整说明以了解所有详细信息。

示例:

final begin
    $display("something");
    do_something();
end