作者热门文章
- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
Chisel 是否支持设计中的多个时钟?如果我想实现一个异步 fifo,如何在 Chisel 中实现呢?
最佳答案
是的,Chisel 支持设计中的多个时钟。如果你想使用异步fifo,你可以导入模块ChiselUtil,它包含一个异步fifo: https://github.com/ucb-bar/chisel/blob/master/src/main/scala/ChiselUtil.scala#L599
要更改寄存器的时钟域,请使用 Reg() 的参数时钟:
val s1 = Reg(init = UInt(0), clock = clockB)
查看更多信息tutorial第16章。
关于fifo - 凿子异步 fifo/多个时钟。,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/40049662/
时钟门控对于降低功耗很重要。我们如何在 Chisel 中指定时钟门控? 时钟门控是逻辑信号确定特定寄存器的时钟是否被触发的地方。当逻辑信号无效时,时钟保持稳定不变。只有当使能有效时,时钟信号才会切换,
我最近将我的一个大项目的 Chisel 版本从 3.1.1 更新到 3.4.0;但是,我得到了一堆 firrtl.passes.CheckHighFormLike$DefnameDifferentPo
是否有可能在 Chisel“switch”语句中使用类似于 Verilog“默认”情况的 Chisel“is”条件?这是为了防止从 FSM 推断出组合输出的锁存器。 Verilog 示例: mod
我是一名优秀的程序员,十分优秀!