verilog - Verilog 支持短路评估吗？

Question

如果我有一个 if 语句，例如:

if(risingEdge && cnt == 3'b111)
begin
  ...
end

如果risingEdge不为真，它会检查cnt吗？

这在 HDL 内部也很重要吗？

Answer 1

对于模拟，未定义是否评估短路表达式。在上面的示例中，这没有什么区别，但是如果您在右侧有一个函数调用，那么您可能会遇到未定义副作用的问题。

请参阅 Stuart Sutherland 和 Don Mills 撰写的“Verilog 和 SystemVerilog 陷阱:101 个常见编码错误以及如何避免它们”中的陷阱#52。