gpt4 book ai didi

verilog - 在 Icarus Verilog 中调试组合逻辑循环

转载 作者:行者123 更新时间:2023-12-02 16:05:01 26 4
gpt4 key购买 nike

我正在使用 Icarus verilog 来模拟相当复杂的设计。我发现在极少数情况下,我的模拟会“卡住”,即时钟不再滴答作响,并且所有信号似乎都没有改变。我怀疑这是因为我的设计中有一个组合逻辑循环。当然,问题是我不知道在哪里。

有没有系统的方法来调试这个?我只是认真地盯着代码,但无法取得任何进展。非常感谢任何关于我可以尝试的事情的建议。

最佳答案

运行模拟时,转储 VCD 文件。如果有无限循环,您将看到 VCD 文件大小继续增长,而没有将新时间写入文件。时间由行首的# 表示。您将能够确定哪些信号正在变化,而无需时间推进。

关于verilog - 在 Icarus Verilog 中调试组合逻辑循环,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/10528457/

26 4 0
Copyright 2021 - 2024 cfsdn All Rights Reserved 蜀ICP备2022000587号
广告合作:1813099741@qq.com 6ren.com