- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
我正在尝试用 CPU cortex m4 模拟 STM32 机器的时钟控制。它在 STM32 reference manual 中提供提供给内核的时钟由 HCLK 提供。
The RCC feeds the external clock of the Cortex System Timer (SysTick) with the AHB clock (HCLK) divided by 8. The SysTick can work either with this clock or with the Cortex clock (HCLK), configurable in the SysTick control and status register.
现在 Cortex m4 已经被 QEMU 模拟,我正在使用相同的 STM32 模拟。我的困惑是我应该提供我为 STM32 开发的“HCLK”时钟频率以将时钟脉冲发送到 cortex m4 还是 cortex -m4 本身设法拥有自己的 HCLK 时钟频率为 168MHz 的时钟?还是时钟频率不同?
如果我必须将这个频率传递给皮质 m4,我该怎么做?
最佳答案
QEMU 的模拟通常不会尝试模拟以兆赫兹速率发送脉冲的实际时钟线(这将非常低效)。相反,当 guest 对计时器设备进行编程时,计时器设备的模型会设置一个内部 QEMU 计时器以在适当的持续时间后触发(然后处理程序会引发中断线或执行模拟硬件行为所需的任何操作)。持续时间是根据 guest 写入设备寄存器的值以及时钟频率的值计算得出的。
QEMU 没有任何基础设施来处理诸如可编程时钟分频器或在 SoC 周围路由时钟信号的“时钟树”(可以添加一个,但还没有人设法解决)。相反,计时器设备通常使用硬编码频率编写,或者可以编写为具有 QOM 属性,该属性允许由开发板或创建它们的 SoC 模型代码设置频率。
特别是对于 Cortex-M 模型中的 SysTick 设备,当前的实现将对它使用的 QEMU 计时器进行编程,其持续时间对应于以下频率:
(system_clock_scale 全局应设置为 NANOSECONDS_PER_SECOND/clk_frq_in_hz。)
1MHz 只是一个愚蠢的硬编码值,还没有人费心去改进它,因为我们还没有遇到关心的访客代码。 system_clock_scale 全局虽然笨重但有效。
这些都不会影响模拟 QEMU CPU 的速度(即它在给定时间段内执行的指令数)。默认情况下,QEMU CPU 将“尽可能快”地运行。您可以使用 -icount 选项来指定您希望 CPU 以相对于实时的特定速率运行,这会隐式设置“cpu 频率”,但这只会粗略地设置一个平均值——一些说明将以一种不太可预测的方式比其他人跑得快得多。总的来说,QEMU 的理念是“尽可能快地运行客户代码”,我们不会尝试任何接近周期精确或时间紧迫的仿真。
截至 2020 年的更新:QEMU 现在有一些用于建模时钟树的 API 和基础设施,这在源代码树的 docs/devel/clocks.rst 中有记录。这基本上是上述概念的形式化版本,使一个设备更容易告诉另一个设备“我的时钟速率现在是 20MHz”,而无需像“system_clock_scale”全局变量或临时 QOM 属性这样的黑客攻击。
关于c - QEMU 中的 CPU 定时器供应,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/56853507/
我想知道在谈到 CPU 使用率和 CPU 利用率时,术语是否存在科学差异。我觉得这两个词都被用作同义词。它们都描述了 CPU 时间和 CPU 容量之间的关系。 Wikipedia称之为 CPU 使用率
我研究了一些关于处理器和 Tomasulo 算法的指令重新排序的内容。 为了更深入地了解这个主题,我想知道是否有任何方法可以(获取跟踪)查看为给定程序完成的实际动态重新排序? 我想给出一个输入程序并查
我有一台配备 2 个 Intel Xeon CPU E5-2620 (Sandy Bridge) 和 10Gbps 82599 NIC(2 个端口)的服务器,用于高性能计算。从 PCI 关联性中,我看
您能详细解释一下“用户 CPU 时间”和“系统 CPU 时间”吗?我读了很多,但我不太理解。 最佳答案 区别在于时间花在用户空间还是内核空间。用户 CPU 时间是处理器运行程序代码(或库中的代码)所花
我想知道如何识别 CPU 是否与 ARM v5 指令集兼容。 假设 ARM v7 指令与 ARM v5 兼容是否正确? 最佳答案 您可以阅读 CPUID base register获得PARTNO。然
我目前在具有多个六核 CPU 的服务器上使用 C 多线程。我想将我的一些线程的亲和性设置为单个 CPU 的各个核心。我使用过 pthread_setaffinity_np() 和 sched_seta
1) 独占时间是在方法中花费的时间2) 包含时间是在方法中花费的时间加上在任何被调用函数中花费的时间3)我们称调用方法为“ parent ”,称方法为“子”。引用链接:Click here 这里的问题
关闭。这个问题需要多问focused 。目前不接受答案。 想要改进此问题吗?更新问题,使其仅关注一个问题 editing this post . 已关闭 5 年前。 Improve this ques
好的,所以编译器可以出于性能原因自由地重新排序代码片段。让我们假设一些代码片段,在没有应用优化的情况下直接翻译成机器代码,看起来像这样: machine_instruction_1 machine_i
我在 zabbix 中有以下默认图表,但我不知道如何解释这些值。谁能解释一下? 最佳答案 操作系统是一件非常忙碌的事情,尤其是当你让它做某事时(即使你没有做)。当我们看到一个活跃的企业环境时,总会发生
换句话说,L1、L2、L3 等缓存是否总是反射(reflect) CPU的字节序 ? 或者总是将数据存储在某些 的缓存中更有意义吗?特定字节序 ? 有没有总体设计决策 ? 最佳答案 大多数现代缓存不会
我想知道当前的 cpus 是否避免在其中至少一个为零时将两个数字相乘。谢谢 最佳答案 这取决于 CPU 和(在某些情况下)操作数的类型。 较旧/较简单的 CPU 通常使用如下乘法算法: integer
我有一个 CUDA 应用程序,它在一台计算机(配备 GTX 275)上运行良好,而在另一台配备 GeForce 8400 的计算机上运行速度慢了大约 100 倍。我怀疑有某种回退使代码实际上在 CPU
例如,对于 8 位 CPU,堆栈大小预计为 8 位宽,16 位 CPU 与 16 位堆栈宽度,以及 32 位、64 位 CPU,等等。是否适用于所有架构? 最佳答案 CPU 具有数据总线和地址总线。它
实现 SIMD 是否需要多核 CPU? 在阅读有关 SIMD 的维基百科时,我发现了以下短语“多处理元素”。那么这句话和“多核CPU”有什么区别呢? 最佳答案 不,每个内核通常都可以执行指令集中的大多
我遗漏了一些基本的东西。 CPU 流水线:在基本层面上,为什么指令需要不同数量的时钟周期才能完成,为什么有些指令在多级 CPU 中只需要 1 个周期? 除了明显的“不同的指令需要不同的工作量才能完成”
超线程 CPU 是实现并行还是仅实现并发(上下文切换)? 我的猜测是没有并行性,只有通过上下文切换的并发性。 最佳答案 单个物理 CPU 具有超线程的核心显示为 两个逻辑 CPU 到操作系统。 CPU
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。 这个问题似乎不是关于 a specific programming problem, a softwar
背景是这样的:下周我们的办公室将有一天因为维护而没有暖气。预计室外温度在 7 至 12 摄氏度之间,因此可能会变冷。可移植电取暖器数量太少,无法满足所有人的需求。 但是,在我大约 6-8 平方米的办公
我开发了一个应用程序,该应用程序在我的开发箱上的三个容器中运行,该开发箱具有带超线程的四核,这意味着系统和 docker 使用 8 个核心。 容器的 CPU 分配由 docker-compose 完成
我是一名优秀的程序员,十分优秀!