凿子3 : How to create a register without reset signal in RawModule?

Question

我想在 withClock 的帮助下在 RawModule 中创建 RegNext。但是，当错误信息显示缺少隐式重置时，它无法工作。所以我必须这样写:

class Test extends RawModule {
  ...
  val nothing = Wire(Bool())
  nothing := DontCare
  val a = withClockAndReset(io.ui_clk, nothing) {
    RegNext(~io.in)
  }
  ...
}

有没有更好的解决办法？

Answer 1

您可以使用以下方法将其缩短一点

withClockAndReset(io.ui_clk, false.B)

但我想不出其他方法。 withClock 在内部使用 withClockAndReset，这就是错误的情况。也许其他人有更好的答案。