compiler-errors - VHDL错误(预期为简单表达式)

Question

我是VHDL的新手，我的代码有问题，我似乎无法解决。我们应该使用选定的信号分配或表查找来执行此操作。我的是两者的结合，因为我们应该使用不在乎不会发生的输入。

基本上，对于2的补码输入或偏移二进制，该代码应给出相同的输出。因此，例如，十进制数字7在偏移量二进制中为“1111”，在2的补码中为“0111”。两种形式均应产生输出“1111100000”，具体取决于开关oe的值(偏移二进制为“1”，补码为“0”)。

在这个级别上，我已经尽可能多地调试了代码，但我不明白自己在做什么错。

Active-HDL当前在第48行和第55行给我错误。我收到两个“期望简单表达式”错误。

我的代码位于下面的pastebin URL上，因为它可以提供更好的可读性和语法突出显示(此外，我不喜欢使用Stack Exchange奇怪的代码发布方式)。另外，如果您有关于如何在维护作业说明的同时改进我的代码的任何技巧，请随时提出任何建议。

http://pastebin.com/aAJAs6KQ

Answer 1

只需使用一个过程使其更具可读性即可:

...
-- untested
process( input, d, tmp, ob)
begin
   if ob = '1' then  
        led <= table(to_integer(unsigned(d & tmp)));
   else                 
        led <= table(to_integer(unsigned(not d & tmp)));
   end if;
end process;
...